[roman_1986 0]

Доброго времени суток всем.

 

Решил начать программировать на ARMe. Привезли мне ATSAM3N00A 20 штук, наконец до них дошли руки... Почитав даташит сделал схему:

В двух словах об конструкции:

1. На борту 1 RS232 постоянно, второй будет перемычками выбираться между RS232 и RS485;

2. 4 ШИМ выхода на светодиоды;

3. Кварц на 48 мегагерц + установленный часовой кварц;

4. JTAG или SWD что из них лучше не знаю (на форуме много на эту тему споров, пока решил что будет JTAG);

5. Одна кнопка S1, 4 светодиода (через транзистор, дабы не нагружать процессор);

6. Оставшиеся ножки на разъем для расширения.

 

Собственно вопросы по схеме:

Посмотреть на предмет правильности подключения всех компонентов к ножкам данного процессора.

Ножка JTAGSEL - на сколько я понял она включает JTAG отладку???

Не совсем понятно назначение ножки ERASE...

Нужно ли на ножку NRST (RESET по идее) делать цепочку сброса???

 

Огромное спасибо заранее всем...

[DmitryM 0]

Собственно вопросы по схеме:

Посмотреть на предмет правильности подключения всех компонентов к ножкам данного процессора.

Ножка JTAGSEL - на сколько я понял она включает JTAG отладку???

Нет, это boudary scan. Посадить через 1ком на землю.

By default, the JTAG Debug Port is active. If the debugger host wants to switch to the Serial

Wire Debug Port, it must provide a dedicated JTAG sequence on TMS/SWDIO and

TCK/SWCLK which disables the JTAG-DP and enables the SW-DP. When the Serial Wire

Debug Port is active, TDO/TRACESWO can be used for trace.

Не совсем понятно назначение ножки ERASE...

Предусмотреть перемычку, чтобы привести мк в исходное (стертое) состояние замыканием на '1'.

Нужно ли на ножку NRST (RESET по идее) делать цепочку сброса???

Нет, это двунаправленный вывод. При PowerUp это выход внутреннего POR.

 

Кварц не более 20МГц, и вообще, можно работать от внутреннего RC 4/8/12MHz. Вывод ADVREF не хорошо бросать в "воздухе".

[roman_1986 0]

Спасибо большое:

изменил JTAGSEL,

изменил ERASE - перемычку сделал,

ADVREF посадил на 3.3 вольта,

Кварц на 20 мГц...

 

А насчет правильности подключения к ножкам по периферии???

[DmitryM 0]

А насчет правильности подключения к ножкам по периферии???

В базу транзисторов обязательно ограничивающие резисторы, иначе замкнуты выходы мк на база-эмиттерный переход. А также учтите, что по умолчанию все PIO with PullUp, т.е. при включении все транзисторы будут открыты, лучше взять обратной полярности.

[roman_1986 0]

Понял.... буду исправлять.... надеюсь остальное правильно.... сегодня буду делать печатную плату... Спасибо огромное...

[Jury093 2]

Понял.... буду исправлять.... надеюсь остальное правильно.... сегодня буду делать печатную плату... Спасибо огромное...

контакты 2 и 34 на GND подключите..

[roman_1986 0]

контакты 2 и 34 на GND подключите..

Уже сделал, спасибо...

[roman_1986 0]

На счет ножки ERASE - если ее нажать то процессор сотрется??? Или у этой ножки другая функция??? и по идее я могу ее использовать как порт???

И на счет ножки JTAGSEL - если использовать не JTAG и SWD - нужно ли эту ножку отключать??? И что надо будет изменить???

 

А также ножка TST??? для чего она нужна???

Заранее спасибо...

Изменено 20 ноября, 2013 пользователем M@T_F@Q

[Jury093 2]

На счет ножки ERASE - если ее нажать то процессор сотрется??? Или у этой ножки другая функция??? и по идее я могу ее использовать как порт???

И на счет ножки JTAGSEL - если использовать не JTAG и SWD - нужно ли эту ножку отключать??? И что надо будет изменить???

а что, документ читать не пробовали?

6.5 ERASE Pin
The ERASE pin is used to reinitialize the Flash content (and some of its NVM bits) to an erased
state (all bits read as logic level 1). It integrates a pull-down resistor of about 100 kΩ to GND, so
that it can be left unconnected for normal operations.
This pin is debounced by SCLK to improve the glitch tolerance. When the ERASE pin is tied high
during less than 100 ms, it is not taken into account. The pin must be tied high during more than
220 ms to perform a Flash erase operation.
The ERASE pin is a system I/O pin and can be used as a standard I/O. At startup, the ERASE
pin is not configured as a PIO pin. If the ERASE pin is used as a standard I/O, startup level of
this pin must be low to prevent unwanted erasing. Please refer to Section 9.3 “Peripheral Signal
Multiplexing on I/O Lines” on page 35. Also, if the ERASE pin is used as a standard I/O output,
asserting the pin to low does not erase the Flash.

 

А также ножка TST??? для чего она нужна???

в том же документе все сказано..

 

зы: если с английским проблема - скормите копипаст гуглепереводчику..

[roman_1986 0]

Примерно понятно... Гугл и я - переводим одинаково весело :) Но все равно спасибо...

[KnightIgor 2]

Кварц на 20 мГц...

20MHz зря. Гляньте внимательно, какой надо поставить, чтобы всякие baud rate правильно получались. Лучше поставить такой, какой используется на всяких evaluation платах, чтобы примеры шли без подстройки.

 

[roman_1986 0]

20MHz зря. Гляньте внимательно, какой надо поставить, чтобы всякие baud rate правильно получались. Лучше поставить такой, какой используется на всяких evaluation платах, чтобы примеры шли без подстройки.

Согласен... 14.7456 мГц думаю пойдет, тем более есть в наличие много штук ))) Спасибо...

 

Вопрос на тему JTAG - 1 и 2 ножки идут на +3,3В... это я так понимаю для питания от отладчика.... т.е. если у питание внешнее то эти ноги должны быть отключены???

[aaarrr 63]

Вопрос на тему JTAG - 1 и 2 ножки идут на +3,3В... это я так понимаю для питания от отладчика.... т.е. если у питание внешнее то эти ноги должны быть отключены???

Нет. Отладчик не питается от этого напряжения, а использует его для формирования выходных уровней. Должно быть подключено.

[roman_1986 0]

Нет. Отладчик не питается от этого напряжения, а использует его для формирования выходных уровней. Должно быть подключено.

Понял... спасибо...