[New_User 0]

А так ?

Scheme.pcb

[musa 11]

А так ?

 

Ну что ж вы все гадаете. Неужели самому не видно. Мы с вами уже на пятой странице. Что то не вижу прогресса в вашей плате. Я вам дал рекомендации и такое впечатление что вы их не читали. Почитайте все еще раз внимательно и сделайте в конце концов что я прошу.

Ну и по плате - Почему у вас проводники пересекаются в слое TOP а в слое Bottom сливаются. Кварц с процессором не соединился. Между выводами компонента проводник 0.6мм проводить нежелательно, зазоры будут маловаты. Да и почему в слое Bottom они у вас все 0.6мм.

Испотьзуйте Т-образные соединения проводников, не надо все соединять на площадках.

Вот чуть-чуть подправил вашу плату, а то вы до этого еще долго не доберетесь. Дальше попродуйте улучшить сами.

Scheme5.pcb

[bigor 0]

Я тут поправил немного.

Scheme51.pcb

Нужны будут пояснения - спрашивайте.

 

 

И вот сколько примерно времени у профи уходит на трассировку такой платы ?

Такой как у Вас - до часа.

Но подобные задачи для новичков - оттачивать навыки.

[musa 11]

Я тут поправил немного.

 

Как вариант да. Единственное замечание конденсаторы кварца должны подключаться к GND строго на ноге процессора. Вариантов улчшения может быть много, но просто хочется чтобы дочего то он дошел сам. Проще всего за него сделать проект, но ему то какая польза кроме отметки.

[New_User 0]

Я тут поправил немного.

Scheme51.pcb

Нужны будут пояснения - спрашивайте.

 

 

 

Такой как у Вас - до часа.

Но подобные задачи для новичков - оттачивать навыки.

 

Эм, это вы на основе своих библиотек сделали ? Разъем с реле не надо соединять ? Но, черт возьми, смотрится круче моей мазни, так чистенько )

 

Ну что ж вы все гадаете. Неужели самому не видно. Мы с вами уже на пятой странице. Что то не вижу прогресса в вашей плате. Я вам дал рекомендации и такое впечатление что вы их не читали. Почитайте все еще раз внимательно и сделайте в конце концов что я прошу.

Ну и по плате - Почему у вас проводники пересекаются в слое TOP а в слое Bottom сливаются. Кварц с процессором не соединился. Между выводами компонента проводник 0.6мм проводить нежелательно, зазоры будут маловаты. Да и почему в слое Bottom они у вас все 0.6мм.

Испотьзуйте Т-образные соединения проводников, не надо все соединять на площадках.

Вот чуть-чуть подправил вашу плату, а то вы до этого еще долго не доберетесь. Дальше попродуйте улучшить сами.

 

Ну не чуть - чуть, левую сторону почти всю переработали. А почему землю широкой линией рисуют ? Над правой стороной подумать ?

[musa 11]

Разъем с реле не надо соединять ?

А почему землю широкой линией рисуют ? Над правой стороной подумать ?

 

Разъем у него соединен, просто этот слой у него выключен. К стати ничего не мешает сделать их в верхнем слое.

Линии питания по возможности всегда делают толще. Токи по ним текут больше чем по сигнальным, иногда и по несколько ампер. Да и для наглядности. У вас на плате допустим реле стоит. Обмотка реле это цепь повышенного потребления, тоже нужно делать толще. С контактами не понятно, на всякий случай тоже.

Думать нужно над обоими сторонами. Под мелкими СМД компонентами проводить проводники не желательно. При неточной установке возможны замыкания, попался однажды на этом.

Bigor показал как это можем выглядеть. В его варианте если немного подумать цепь VDD можно провести и в верхнем слое. У меня например вообще все в одном слое развелось.

[New_User 0]

Ой, двухслойную плату не надо точно. Не поверят, что я сделал. Ну я сам виноват, захотел компактности с смд( А что еще в левой стороне не так ?

[musa 11]

Ой, двухслойную плату не надо точно.

 

Здесь описка не двухслойная а двухсторонняя. Она у вас такая и есть.

Править есть что не только слева, справо тоже есть что поправить

Уберите проводник из под С3,R3,R4 и подумайте как развести в одном слое (я имею ввиду свой вариант). Вспомните что я вам говорил про транзистор, может пригодиться.

Да и еще - не надо вести цепь GND к реле через микросхему, проведите её напрямую от контактных площадок.

Обмотка реле это силовая цепь и чтобы не создавать помеху процессору лучше провести её отдельно.

Ну и причешите схему чтобы было красиво. Включите режим разводки по 45 градусов.

[New_User 0]

Извиняюсь, что пропадал. Сегодня займусь )

[New_User 0]

Ночи доброй)

Scheme5.pcb

[musa 11]

Ночи доброй)

 

Издеваетесь. Почему у вас проводники в слое ТОР пересекаются. И почему не используете Т- образные соединения. Из того что я просил сделать фактически ничего не сделано. Сделайте усилие ну подумайте хоть чуть чуть.

Должно получиться что то похожее на это. Это не окончательный вариант, и здесь есть над чем еще поработать. Разводка сделана под ваш "стиль" разводки чтобы сильно не выделяться. Но все что я говорил сделать остается в силе.

Scheme5a.pcb

[New_User 0]

T-образные - Ortho 90 ?

[musa 11]

T-образные - Ortho 90 ?

 

Нет это когда проводники соединяются между собой а не на пинах. Ну зачем тянуть его до пина если есть рядом проводник, да и некрасиво. Посмотрите чьи нибудь примеры, ну хотя бы пикадовские

[New_User 0]

Сегодня наконец-то смог выделить время на это задание) Час просидел, так и не нашел, что тут можно еще улучшить ...

[musa 11]

Так и не нашел, что тут можно еще улучшить ...

 

Ничего удивительного. Плата уже близка к идеалу. А улучшить - Ну например сделать все проводники в слое ТОР. И наконец то Убрать соединения проводников с площадок ЧИП компонентов. делать разводку под углом 45 градусов, а не как попало. Посмотрите примеры как разводятся платы ну хотя бы на этом форуме.