[winipuh 0]

Интересует примерно следующее:

Xilinx Traffic Management Product Brief

Building Flexible, Cost-Efficient Broadband Access Equipment Line Cards

 

Какие бывают реализации пакетного буфера на fpga?

Я знаком только с вариантом, когда используется пул буферов фиксированного размера (напр. 128 байт). При этом такие вещи, как выделение буферов, связывание буферов в один пакет, возврат буферов в пул и т.д. ложатся на процессор.

 

С особенностями чисто аппаратно реализации на fpga не знаком, где почитать не знаю. :laughing:

 

Кроме того интересуют особенности реализации в случае т.с. медиа-данных (голос, видео). Т.е. когда фактически "приемники" пакетов работают уже не с FIFO, а с циклическими буферами — появляются дополнительная информация о наличии/отсутствии очередного пакета с данными, статусах ошибок (пакет успешно принят или был потерян полностью/частично), дублирование пакетов и т.п.

 

В основном интересует общая теория. Но если кто-то подкинет ссылку на рефернс дизайн или апноут на похожую тему — буду очень признателен.

[alxkon 0]

Кстати актуальная тема, ничего теоретического уровня не нашел. Есть ли у кого наводки на литературу?