ViKo 1 2 апреля, 2013 Опубликовано 2 апреля, 2013 · Жалоба Quartus 9.1 SP2. Имею у себя такой констрейн, перекочевал из прошлого проекта. set_max_skew -to [get_ports {PDWN* S2SYN TRC_N TRHYS PLIRQ_N}] 8 Когда его комментирую, TimeQuest укладывается по временам, но показывает, что не охвачено констрейнами 5 выходных портов. В-принципе, у меня к ним нет требований по времени. Если же разрешаю данное ограничение, TimeQuest не укладывается. В то же время Ryan Scoville из Altera, тот, что TimeQuest User Guide написал, утверждает, что это не констрейн: This isn't really a skew scenario. (Skew is for comparing all combinations of the signals, where really you want the data/sync compared to the clock). Например, здесь. И в упомянутом документе тоже. Не понимаю. Вижу, что влияние есть. Как им пользоваться? Помню, был такой вопрос. P.S. Величина "перекоса" значения не имеет. Поставил 80, результат тот же. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ViKo 1 2 апреля, 2013 Опубликовано 2 апреля, 2013 · Жалоба Нашел старую тему http://electronix.ru/forum/index.php?showtopic=90562 Что-то урезанная она, вроде, больше было. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexadmin 0 3 апреля, 2013 Опубликовано 3 апреля, 2013 · Жалоба Нашел старую тему http://electronix.ru/forum/index.php?showtopic=90562 Что-то урезанная она, вроде, больше было. Как я понимаю, set_max_skew это "полуконстрэйн". Он используется на этапе временного анализа для проверки, но не учавствует в процессе трассировки, то есть фиттер им не руководствуется, к сожалению. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ViKo 1 3 апреля, 2013 Опубликовано 3 апреля, 2013 · Жалоба Как я понимаю, set_max_skew это "полуконстрэйн". Он используется на этапе временного анализа для проверки, но не участвует в процессе трассировки, то есть фиттер им не руководствуется, к сожалению. А я вижу другое, описал в первом сообщении. Впрочем, имею мнение, что так, как я написал, будет происходить выравнивание всех упомянутых цепей. Один из сигналов (PLIRQ_N) у меня более важный, для него буду описывать set_output_delay, а там свои тараканы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться