[Muscat 0]

Есть MIG корка для работы с памятью. На 400МГц память не работает (не калибруется), на 200 работает.

 

Снаружи корки торчит сигнал q и d с 3мя состояниями, т.е. подалются на tristate буферы.

 

Хочется посмотреть эти сигнала в ILA, но напрямую его подавать понятное дело нельзя.

 

Что делать?

1) Закопаться на 5 уровней вглубль, добраться до места, где этот сигнал превращается в обычный и вытащить обратно наружу?

2) Может быть у верилога есть такое волшебное свойство, как присвоение значений сигналам внутри иерархий?

Ну например assign a=*/u_ip_top/u_QDR1_mig_7series_v1_8/mig_7series_v1_8_u_clk_ibuf/sys_clk_i;

3) Написать некоторую хитрую конструкцию для синтезатора, чтобы он увидев присвоение сигнала с тремя состояниями догадался снять хороший сигнал без трех состояний со входа буфера?

 

Есть варианты?