[1891ВМ12Я 0]

Есть две платы с Xilinx Spartan 6 и Altera Cyclone 4. Не могу найти в их описаниях, какова максимальная частота может быть на выводах в режиме LVDS? Необходимо реализировать интерфейс MIPI CSI-2 (camera serial interface), он использует несколько LVDS линий с частотами до 900 мегабит по каждой.

 

Вопрос: смогу ли я выжать такие частоты на имеющихся Spartan 6 или Cyclone 4? Или такие ПЛИС просто не подходят.

 

Задачи: сериализация на такой высокой частоте.

[DmitryR 0]

А вы ищите не в описаниях плат, а в даташитах на FPGA.

[Maverick_ 15]

Есть две платы с Xilinx Spartan 6 и Altera Cyclone 4. Не могу найти в их описаниях, какова максимальная частота может быть на выводах в режиме LVDS? Необходимо реализировать интерфейс MIPI CSI-2 (camera serial interface), он использует несколько LVDS линий с частотами до 900 мегабит по каждой.

 

Вопрос: смогу ли я выжать такие частоты на имеющихся Spartan 6 или Cyclone 4? Или такие ПЛИС просто не подходят.

 

Задачи: сериализация на такой высокой частоте.

в даташите на Spartan6 на первой странице написано

Up to 1,080 Mb/s data transfer rate per differential I/O

для Cyclone 4 стр 3

LVDS interfaces up to 840 Mbps transmitter (Tx), 875 Mbps Rx

Скорее всего должен подойти Spartan6.

Как вариант - использование высокоскоростных трансиверов, встроенных в эти ПЛИС (Up to 3.2 Gb/s )

[1891ВМ12Я 0]

Скорее всего должен подойти Spartan6.

Спасибо!

Я пока не совсем понимаю где найти подробные спецификации на протокол CSI-2, но то, с чем я собираюсь сопрягать, может работать ДО 824 мегабита/с при использовании 4-х пар, и ДО гигабит если 1, 2 или 3 пары. Но если "до" значит могу и на 840, что подсилу циклону четвертому.

 

Пока спецификации не нашел, но судя по всему это лишь максимум, а в реале я могу работать на более низких частотах.

 

Получается что наверное обе ПЛИС подойдут.

[Maverick_ 15]

Спасибо!

Я пока не совсем понимаю где найти подробные спецификации на протокол CSI-2, но то, с чем я собираюсь сопрягать, может работать ДО 824 мегабита/с при использовании 4-х пар, и ДО гигабит если 1, 2 или 3 пары. Но если "до" значит могу и на 840, что подсилу циклону четвертому.

 

Пока спецификации не нашел, но судя по всему это лишь максимум, а в реале я могу работать на более низких частотах.

 

Получается что наверное обе ПЛИС подойдут.

 

спецификация (какая была не обесудьте) - во вложении

[1891ВМ12Я 0]

спецификация (какая была не обесудьте) - во вложении

Спасибо! То что надо, хотя предыдущие ссылки тоже были интересные - там были живые тайминги.

 

Эта спецификация официально доступна и открыта?

[ArtemDement 0]

Эта спецификация официально доступна и открыта?

 

Нет, спецификации MIPI доступны только для её членов, хотя какая-то информация проникает в интернет.

 

 

Необходимо реализовать интерфейс MIPI CSI-2 (camera serial interface), он использует несколько LVDS линий с частотами до 900 мегабит по каждой.

 

Случайно с OV5642 не имели дело ?

[1891ВМ12Я 0]

Нет, спецификации MIPI доступны только для её членов, хотя какая-то информация проникает в интернет.

огромнейшее спасибо! без этих спецификаций и документов - вообще нереально было бы разрбираться, да и искать негде!

 

я на ПЛИС его буду делать - сложно? как думаете?

 

Случайно с OV5642 не имели дело ?

не, не приходилось

[ArtemDement 0]

не, не приходилось

 

А с каким сенсором решили работать ?

 

[1891ВМ12Я 0]

А с каким сенсором решили работать ?

Если честно, я не в курсе. Просто знаю что CSI-2 интерфейс будет и планирую прикупить что-нибудь любительское чтобы научиться работать с CSI-2 хотя бы со стороны процессора для начала...

[1891ВМ12Я 0]

Встала необходимость реализовать MIPI CSI-2 на ПЛИС. Кто-нибудь это уже делал?

[xvr 12]

У Xilinx есть XAPP894

http://www.xilinx.com/support/documentatio...y-solutions.pdf

http://www.xilinx.com/support/documentatio...tes/xapp894.zip

 

Для 7 серии есть стандартная корка (в Vivado) - http://www.xilinx.com/support/documentatio...2-mipi-dphy.pdf

 

Ну и в интернете был дезайн для подключения DSI, в котором используется тот же самый физ уровень D-PHY (линка под рукой нет, могу поискать, если надо)

 

[1891ВМ12Я 0]

У Xilinx есть XAPP894

http://www.xilinx.com/support/documentatio...y-solutions.pdf

http://www.xilinx.com/support/documentatio...tes/xapp894.zip

 

Для 7 серии есть стандартная корка (в Vivado) - http://www.xilinx.com/support/documentatio...2-mipi-dphy.pdf

 

Ну и в интернете был дезайн для подключения DSI, в котором используется тот же самый физ уровень D-PHY (линка под рукой нет, могу поискать, если надо)

Это супер! Спасибо за ссылку, интереснейшая статья, всё подробно как надо.

[_pv 52]

у latticesemi для machXO2/3 похожие аппноуты есть.

 

[Alex11 3]

А нет ли у кого нормального описания D-PHY? А то у меня только в картинках с китайского сайта, видно плохо.