[Beby 5]

А что там неправильно, я схему Т триггера из книги брал, подскажите пожелуйста в учебных целях

Ну тогда начнём с аллегории: да тут даже и не скажешь, что неправильного в забивании гантелей (ну или гирей) гвоздей... вроде даже быстро и добротно забиваются, но что-то не то.

 

Вы выбрали Spartan3e, т.е. FPGA. В этом классе ПЛИС практически нет логических элементов (за исключением фрагментов логики быстрого переноса), зато в наличии имеется широкий спектр статических элементов памяти и мультиплексоров + к этому всему некоторые специализированные аппаратные блоки (выполняющие только узкий спектр действий, но с малыми задержками, например встроенный умножитель). Т.е. вся ваша схема в ПЛИС реализуется на статическом ОЗУ 3-х степеней интеграции (плотности):

1. DFF - 1 бит ОЗУ,

2. LUT4 - 16 бит ОЗУ,

3. Block RAM - 18 Кбит ОЗУ.

Использовать 2/4 LUT для реализации одного триггера, мне представляется нецелесообразным.

 

Обычно содержимое LUT задаётся при конфигурировании ПЛИС, но в FPGA Xilinx для LUT в SliceM (а их около 1/4 от общего количества Slice'ов) есть возможность изменять оное содержимое, переведя LUT в режим Distributed RAM или Shift Register.

 

Ну вот, иcходя из этих соображений и проектируйте Ваши схемы и устройства.

 

ошибочка там на 1 скрине есть, он компилится, но в симулятоне все работает не так как надо, 3 скрин это экран сима

Если кто сообразит как сделать будет круто, из принципа хотелось бы добить

Если очень сильно хочется бодаться именно с асинхронной схемой с обратными связями, то используйте временное моделирование, т.е. моделируйте с учётом задержек в связях и элементах.

[xvr 12]

ошибочка там на 1 скрине есть, он компилится, но в симулятоне все работает не так как надо,

Не надо его компилировать. Делайте поведенческую (behavioral) симуляцию.

 

PS. На 1м скрине тригер неправильный. Так можно включать только 2х ступенчатый D тригер, а у вас 1 ступенчатый

 

[yes 6]

если хочется извращений, то рекомендую посмотреть на Actel ProASIC (ну и остальные приборы этой фирмы)

там нет ни LUT, ни готовых триггеров, все собирается из логики (на мультиплексорах)

для нормальных проектов, имхо, не самая лучшая архитектура, но для всяческой асинхронщины, самосинхронизирующихся схем и т.п. самое то

[dima_spb 0]

Лучше что-то полезное сделать (пива попить или книжку почитать)

Время - ресурс не возобновляемый.

 

ЗОЛОТЫЕ СЛОВА

[mi1vus 0]

Так понятно, пошел читать книги, просто я микросхему не выбираю, надо делать на той какая есть, а до этого только МК Atmel программировал, хотел так сказать с наскоку выполнить задачу и забыть про эти FPGA, но чем больше узнаю тем интереснее становится!

P.S. надо сделать видео компрессор на fpga