[mi1vus 0]

Ребята подскажите, как сделать этот триггер на простых И-НЕ, и просимулировать, все проги пишут всякие ошибки

вот например ise, надо в нем сделать но не получается

и двухступенчатый дает тот же результат, в isim видно что выходной сигнал находится в положении между 1 и 0 (or?)

забл сузить вопрос, я думал о том чтобы один из выходов сделать входом на период инициализации и подать на него сигнал,чтобы в дальнейшем от него и плясал триггер, но вот не понимаю я как в Xilinx ISE да и в др. прог. имитации логики, это сделать

[Костян 0]

Ребята подскажите, как сделать этот триггер на простых И-НЕ, и просимулировать, все проги пишут всякие ошибки

вот например ise, надо в нем сделать но не получается

ПЛИС, это не набор логики. Так триггер не получится.

Делайте из D триггера.

 

З,Ы Изучите любой язык HDL. Схематик - тупиковый путь.

[litv 0]

триггеры в Xilinx уже есть в библиотеке готовые и они же готовые внутри ПЛИС. Кто ж блин при размещении на кристалле будет предсказывать задержки в обратных связях и их както гарантировать.

Так как Вы делаете - не будет работать да и не нужно. Для проектирования триггеров - проектируйте заказную ИС (да и там из транзисторов надо ).

[tyro 0]

Ребята подскажите, как сделать этот триггер на простых И-НЕ, и просимулировать, все проги пишут всякие ошибки

вот например ise, надо в нем сделать но не получается

Ну, для начала нарисовать правильную схему.

 

[mi1vus 0]

Спасибо всем, понял что есть встроеный, как раз занялся VHDL только хотелось до конца довести начатое

А что там неправильно, я схему Т триггера из книги брал, подскажите пожелуйста в учебных целях

 

[tyro 0]

А что там неправильно, я схему Т триггера из книги брал, подскажите пожелуйста в учебных целях

А Вы не правильно ее перерисовали (скопировали). Посмотрите внимательно на связи. (Смотрел только первую по порядку схему).

 

[Костян 0]

А что там неправильно, я схему Т триггера из книги брал, подскажите пожелуйста в учебных целях

Берете D триггер . Инверсный выход nQ подаете на вход D.

На вход тактирования подаете импульсы. Выход будет Q.

 

Вот вам T триггер из D.

 

На И-НЕ собирать в плис нельзя - работать не будет.

 

[mi1vus 0]

А Вы не правильно ее перерисовали (скопировали). Посмотрите внимательно на связи. (Смотрел только первую по порядку схему).

 

я как раз как говорит Костян делал, проверил все еще раз, это и есть D триггер у которого D соединен с NOT Q, ткните пожалуйста пальцем

 

Берете D триггер . Инверсный выход nQ подаете на вход D.

На вход тактирования подаете импульсы. Выход будет Q.

 

Вот вам T триггер из D.

 

На И-НЕ собирать в плис нельзя - работать не будет.

 

А у меня не то на 1 схеме?

[tyro 0]

я как раз как говорит Костян делал, проверил все еще раз, это и есть D триггер у которого D соединен с NOT Q, ткните пожалуйста пальцем

А у меня не то на 1 схеме?

Извините. Все то. Ошибся.

 

[topor_topor 0]

Ребята подскажите, как сделать этот триггер на простых И-НЕ, и просимулировать, все проги пишут всякие ошибки...

 

Все могут встроенный тригер использовать.

А чё бы и с NAND ов не сделать?

Какие ошибки пишут конкретнее?

 

[LV26 0]

А смысл?

[topor_topor 0]

А смысл?

Так круче. В смысле техники исполнения....

 

[dima_spb 0]

Я конечно так извращаться не пробовал, но думаю, что можно и так триггер организовать. И даже с загрузкой-предустановкой через выход. Просто время нужно убить=)

[LV26 0]

Просто время нужно убить=)

 

Лучше что-то полезное сделать (пива попить или книжку почитать)

Время - ресурс не возобновляемый.

[mi1vus 0]

ошибочка там на 1 скрине есть, он компилится, но в симулятоне все работает не так как надо, 3 скрин это экран сима

Если кто сообразит как сделать будет круто, из принципа хотелось бы добить