RobFPGA 27 3 мая, 2012 Опубликовано 3 мая, 2012 · Жалоба Приветствую! В последнее время на рабочей машинке (WIn7-64, Core2 2600K-4.2GHz, 16Gb) активно пользую SmarXplorer. В основном запускаю перебор вариантов seed при Map&PR Проц грузится на 100 %, вентилятор воет - а у меня есть официальный повод вздремнуть часок :). А тут рядом на столе стоит "подопытный кролик" - будущая система записи данных на базе Suse-64, 2 Xeon5600-2.4GHz, 48GB и 36 SSD в RAID0 8-()~~. Вот думаю загружу и ее на Map&PR. Поставил ISE запустил SmarXplorer и... получил облом - на одной машине запускает только один поток на PR! Что и как надо настроить чтобы можно было под Linux на одной машине запускать параллельные потоки в SmarXplorer? P.S. Время Map&PR одного и того-же проекта в один поток на Core2 2600K и Xeon5600 приблизительно равны (~30 мин), что вызывает у меня недоумение. Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mttphreak 0 3 мая, 2012 Опубликовано 3 мая, 2012 · Жалоба Вот думаю загружу и ее на Map&PR. Поставил ISE запустил SmarXplorer и... получил облом - на одной машине запускает только один поток на PR! Что и как надо настроить чтобы можно было под Linux на одной машине запускать параллельные потоки в SmarXplorer? У меня та же проблема. Использую ISE 13.4 под Ubuntu 11.10 64 Bit в command line XFLOW. XST, PAR and MAP упорно используют одно ядро, без каких-либо намеков на Multicore. Нужно смотреть Release Notes, т.к в настройках Multicore Usage нигде не видел. Похоже, что Xilinx держит релизы для Linux приоритетом ниже Windows, поэтому может еще просто не добрались туда. :crying: P.S. Время Map&PR одного и того-же проекта в один поток на Core2 2600K и Xeon5600 приблизительно равны (~30 мин), что вызывает у меня недоумение. Это сильно зависит от того, сколько у тебя бит OS (32vs64), какие IP Cores ты используешь и ОЧЕНЬ! от Logic Usage. Если у тебя Usage более 75% Map, PAR будут роутить оочень долго. Рекомендуется для HighSpeed дизайнов Usage не превышать 70% :laughing: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 3 мая, 2012 Опубликовано 3 мая, 2012 · Жалоба Приветствую! Нет я не имею ввиду Multicore Usage. Как раз с эти вроде все ОК - при включении использования Multicore MAP и PR честно пытаются иногда загрузить 2-4 ядра. Вопрос в том что SmarXplorer в Windows7 на одной машине запускает несколько экземпляров MAP и PR параллельно - столько сколько ему скажешь (ну и на сколько памяти хватит). Причем каждый экземпляр при этом еще и может использовать Multicore :). В результате за одно и тоже время получаю 6-8 вариантов с разными seed из которых и выбираю лучший. В Linux же SmarXplorer говорит что ему требуется node list где он собирается резвится и попытки заставить его запускать параллельные MAP и PR на одной машине не удались. С долгим временем MAP и PR я борюсь с помощью разбиения дизайна на модули и фиксации этих модулей с помощью AREA_GROUP констрейнов. Машинки я описал - рабочая : Windows7 prof. 64 бит. Core 2600K 4.2 GHz 16GB DDR3-1333 кролик : OpenSuse. 64 бит. 2x Xeon 5620 2.4GHz 48GB DDR3-1066 buf Тестовый проект для Virtex5 SX240t (35%) при MAP и PR требует около 2 GB памяти и на обоих машинах разводится приблизительно за 30 мин. Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sisuprun 0 3 мая, 2012 Опубликовано 3 мая, 2012 · Жалоба Вопрос в том что SmarXplorer в Windows7 на одной машине запускает несколько экземпляров MAP и PR параллельно - столько сколько ему скажешь (ну и на сколько памяти хватит). Причем каждый экземпляр при этом еще и может использовать Multicore :). В результате за одно и тоже время получаю 6-8 вариантов с разными seed из которых и выбираю лучший. В Linux же SmarXplorer говорит что ему требуется node list где он собирается резвится и попытки заставить его запускать параллельные MAP и PR на одной машине не удались. Здравствуйте! Где-то пол годика назад на форуме подымал данную тему ибо довольно продолжительное время работаю с ИСЕ в Debian и возникла необходимость задействовать данную тулзу. И должен сказать, что , что таки да работа эксплорера в винде и линукс отличаеться: в винде Вы можете Запустить несколько потоков на одном хосте, в Линуксе же вы добавляете в нод лист узверей (ИП), на которых запускаються отдельные потоки и таким образом если у Вас есть скажем парк из 10 не сильно загруженных хостов то Вы можете спокойно разобрать 10 вариантов за проход. В подтверждение вот чего сами хилые говорят: Exploiting Parallel Compute Platforms Executing several design strategies (jobs) in parallel is a powerful feature which allows designers to complete the project faster. This specific nature of this feature depends on the operating system in use. Linux OS SmartXplorer can run multiple jobs in parallel on different machines across the network. This can be done in two ways: • You have a regular Linux network: in this case SmartXplorer manages the jobs distribution across the network. You must provide a list of machines which can be used. • SmartXplorer supports LSF (Load Sharing Facility) or SGE (Sun Grid Engine) compute farms. In this case LSF or SGE manages jobs distribution. You must specify the number of machines which can be simultaneously allocated to SmartXplorer. If you do not have access to the Linux network, but you have a personal Linux machine with multi-core processor or several processors, you can still run several jobs in parallel on this machine. Microsoft Windows OS In the current release, SmartXplorer allows several strategies to be run in parallel on a single Windows machine, if it has a multi-core processor or several processors. Удачи!!! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 3 мая, 2012 Опубликовано 3 мая, 2012 · Жалоба Приветствую! Ах и ох! Увы соседей заслуживающих порабощения почти нет :( Ну что же придется ставить еще и Windows на подопытного. Или попробовать хардкоре секс - :fman: поставить VMWARE и в нем уже Windows - интересно тогда можно будет запустить паралельные PR. Спасибо! Успехов! Rob Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vavshchuk_D 0 5 мая, 2012 Опубликовано 5 мая, 2012 · Жалоба С долгим временем MAP и PR я борюсь с помощью разбиения дизайна на модули и фиксации этих модулей с помощью AREA_GROUP констрейнов. RobFPGA, можно я влезу в ваш разговор? Я сам недавно разбирался с разбиением дизайна на Partitions. Требовалось реализовать FFT на ПЛИС, и когда блок FFT был выделен в отдельный Pblock, время компиляции существенно сократилось. Но делал я это как проект полностью в PlanAhead. А можно ли сделать то же самое в ISE? Или в ISE Partitions не поддерживаются? А может можно вручную написать AREA_GROUP констрейны в UCF - файле? Спасибо Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
faa 4 5 мая, 2012 Опубликовано 5 мая, 2012 (изменено) · Жалоба А может можно вручную написать AREA_GROUP констрейны в UCF - файле? ПМСМ, не можно , а нужно. Очень способствует. Изменено 5 мая, 2012 пользователем faa Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 5 мая, 2012 Опубликовано 5 мая, 2012 · Жалоба Приветствую! Мой первый сексуальный опыт с Partitions был давно - с 6 или 7 версией ISE - не понравилось (с женщинами гораздно приятней :) ). Сейчас вроде как все должно быть значительно проще (и в ISE и PlanAhead) но времени освоить все новое катастрофически не хватает и я все по старинке. При разработке дизайна опытно-итерационным методом тыка подбираю и фиксирую расположение модулей и блоков дизайна. Не всех конечно - либо очень критических либо функциональных. Очень часто достаточно зафиксировать пару модулей или например расположение BRAM (уж очень любит ISE при PR раскидать память по всему кристаллу а потом с издевкой писать в репорот мол времянки не сходятся) и время сборки уменьшается существенно. Ну а чем это делать это уже неважно. Можно вручную, как гроссмейстер, представляя расположения всего дизайна в уме. Можно и PlanAhead использовать - красиво, наглядно, откровенные глупости не дает сделать, но что меня всегда бесило особенно в его первых версиях так это то что при записи сделанного в ucf херилась вся стройность и красота которую я в этот ucf успевал вписать до PlanAhead. Сейчас вроде исправились и есть возможность указать при запуске ucf в который будут вносится изменения и добавления но я уже по привычке пишу изменения во временный ucf а потом переношу ручками в рабочий. Без знания и правильного использование констрейн сделать большой критический проект невозможно. P.S. Вот недавно был разговор на эту тему я приводил результаты моего давнего эксперимента по уменьшению времени PR http://electronix.ru/forum/index.php?showt...t&p=1023005 Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться