[Jools 0]

Привет!

 

Подскажите пожалуйста, как на SystemVerilog описать комплексный тип данных, параметеризируемой длины.

 

Что-то вроде:

 

complex[7:0] a;

logic[8:0] z;

 

z = a.real + a.image;

 

 

 

Заранее спасибо.

[des00 25]

через typedef и перегрузку операторов.

[Vadim 0]

перегрузку операторов.

И какой тул умеет это?

[des00 25]

И какой тул умеет это?

хммм, за обновлениями не слежу, неужели 10 квеста так этому и не обучена ?

[Vadim 0]

Нет, к сожалению. Пробовал, не получилось. Может - руки?

[des00 25]

Нет, к сожалению. Пробовал, не получилось. Может - руки?

файл questasim\docs\technotes\sysvlog.note поставит все точки над Ё ;)

 

[Vadim 0]

Понятно, спасибо. Хоть я доки и читаю, но, как оказалось, не все :)