[stu 0]

4) с VHDL думаю другие подскажут....

думаю товарищу, нужен код, а не направление работы и наилучшие пожелания

вообще я программист (dekphi, java, немного c), а "полный новичок" означает, что я никогда не занимался подобными задачами

 

[lordvampir 0]

3) А а) и в) должны быть без гличей? Или гличи допустимы?

а можно немного разъяснить, что такое "гличи"?

[topor_topor 0]

а можно немного разъяснить, что такое "гличи"?

 

Изза разности задержек на логических элементах, возникают гонки сигналов.

Таким образом, изменение сигналов на входе комбинаторной логики вызывает "последовательность изменений выхода" перед установлением его значения соответственно таблице истинности.

По времени эти переходные процессы примерно равны величине задержки в логическом элементе.

Собственно ради этого синхронный дизайн и придуман - значение попадает в следующий тригер на следуэщем клоке, т.е когда переходные процесы закончаться.

 

В частности, это значит, что выход комбинаторики всегда "шумит" переходными прцессами... т.е. не чистый (имеет GLITCH или SPIKE)!

Изменено 5 марта, 2012 пользователем Torpeda

[lordvampir 0]

^ я даже не знаю... я так понимаю, с гличами реализация более громоздкая, но более корректная?

[topor_topor 0]

^ я даже не знаю... я так понимаю, с гличами реализация более громоздкая, но более корректная?

 

С глитчами реализация более простая - но шумная.

Без глитчей - более коректная но громоздкая, и в Вашем случае с поз\нег еджем даже я-бы сказал - навороченная как для студента....

 

вы уж уточните... Мои рекомендации дают гличи.

 

По-жизни надо смотреть по смыслу:

Если Ваш блок - часть большей синхронной цифры - гличи ОК.

Ежели выход идёт в аналог или вовне - надо гличи убирать....

 

[lordvampir 0]

меня сейчас интересует реализация этого всего программным способом. возможно ли?