Доброго времени суток.
Столкнулся с необходимость описывать ROM на Verilog, под семейство Xilinx.
Для этих целей использую $readmemb/$readmemh.
Пока длина шины данных меньше или равна 32, то инициализация идет нормально.
Как только больше, в симуляторе Active-HDL version 9.3, Verilog 2001, возникает предупреждение.
# PLI: $readmemh Too many digits in memory word in file *.txt at line 61437, position 1. Word size is 40 bits [systf:LDM14]
В стандарте на Verilog 2001 ограничений на длину слова нет.
В документации на Active-HDL, тоже не нашел.
Подскажите пожалуйста, можно ли что-нибудь с этим сделать?
Всем спасибо.
