Перейти к содержанию
Поиск
    

Ваня Цаберт

Участник
 Профиль  Обзор контента

  • Постов

    101

  • Зарегистрирован

  • Посещение

 Тип контента 

Сообщения, опубликованные Ваня Цаберт

  3. Опубликовано · Пожаловаться

    On 2/2/2023 at 3:49 AM, DSIoffe said:

    Заранее признателен.

    да ладно, рано или поздно всякий разработчик сталкивается с этим, не благодари

    вот хороший документ по сабжу

    Demystifying_Vias_in_High-Speed_PCB_Designs.pdf

  7. Опубликовано · Изменено пользователем Ваня Цаберт · Пожаловаться

    твой технолог фабрики ленится, ему проще заставить тебя не применять такой подход, чем множить варианты исполнения изделия

    между тем подход с вариативным футпринтом используют даже крупные продуктовые компании, не брезгуют

    photo_2022-07-04_01-03-10.jpg

  8. Опубликовано · Пожаловаться

    On 12/16/2011 at 8:52 PM, Beby said:

    Всем доброго дня.

     

    Кто что может подсказать о наличии отечественных Ethernet Physical Layer Device для Fast Ethernet и Gigabit Ethernet ?

    старина, ты задавал этот вопрос больше чем десять лет назад

    до сих пор нет ни одного, ни другого

  9. Опубликовано · Пожаловаться

    On 1/31/2022 at 9:31 PM, fpga_student said:

    Я слава Богу давно в этой среде не работаю. Только вспоминаю как страшный сон. Чего и Вам желаю.

    Не осилил чтоли??

    Вот, кстати, в тему: одна из главных общих проблем Ментора - это пользователи-неосиляторы :biggrin::biggrin::biggrin:

  11. Опубликовано · Изменено пользователем Ваня Цаберт · Пожаловаться

    5 minutes ago, PBO said:

    Вроде Макс нашёл через keyin command как можно поменять высоту если я не ошибаюсь 

    о, а можно подробности?

    makc??

  12. Опубликовано · Пожаловаться

    10 minutes ago, makc said:

    Как это сделать абсолютно понятно. Но на примере я не вижу размещенного в зоне платы SSD компонента, допустимого по высоте для этой области. Т.е. пример не полон, т.к. не иллюстрирует возможность успешного (без нарушения правил) размещения компонентов в области ограничения по высоте.

    SSD вне инженерного бома

    и мы не в плате сейчас, а в Cell Editor


    ну и ответил в эту тему просто чтобы сказать, что высоту текста Placement Obstruct нельзя поменять

  13. Опубликовано · Пожаловаться

    22 minutes ago, makc said:

    Это другой вариант, дающий тот же эффект. Хотя я не вижу пока аргумента в пользу того, что ваш вариант более правильный. По-моему мой вариант более наглядный, т.к. показывает "особенную" область на плате, где действую ограничения по максимальной высоте устанавливаемых компонент. И, на сколько я помню, placement outline не могут перекрываться, т.к. именно относительно них идёт проверка правила, определяющего минимальное расстояние между компонентами. Поэтому было бы неплохо, если бы вы показали пример того, о чем говорите, причём чтобы при этом проходил DRC.

    Вы кажется меня не поняли. У разъема нависает козырек, который простирается дальше контактов. Т.е. с точки зрения отступа от контактов что-то можно поставить вплотную к ним, но не всё туда влезет по высоте из-за козырька. Как раз для этого случая и придумали, КМК, области placement obstruct.

    Попробую показать на примере разъёма M.2 1-2199230-6 от TE.

    В разъём будет устанавливаться односторонний модуль памяти SSD. Допустим, мы хотим создать соответствующую зону запрета по высоте для расположения компонентов под модулем.

    Создаём многосекционный Placement Outline - один для самого коннектора, другой для модуля.

     

    2022-01-10_22-54-04.png

    2022-01-10_22-52-31.png

  14. Опубликовано · Пожаловаться

    6 minutes ago, MadCraven said:

    Очень информативно

    хорошо, давайте попробую более информативно

    для этого компонента, в случае, если Вы решили под ним плэйсить (не надо так, конкретно для индуктивности, но всё же) необходим Underside space, а не Placement Obstruct. У Вас под компонентом допустимая высота 1.5мм, а сам компонент высотой 4.5мм. Расположив под ним Placement Obstruct в 1.5мм Вы будете получать нарушение, т.к. компонент высотой 4.5мм находится в зоне Placement Obstruct 1.5мм.

  15. Опубликовано · Изменено пользователем Ваня Цаберт · Пожаловаться

    4 minutes ago, MadCraven said:

    Да хотя бы для таких индукторов в посадочном нужен Placement Obstruct.
    image.thumb.png.5b10b5beb2f157fe6cd949b44d47a6aa.png
     

    нет, не нужен

    хм.. или Вы предлагаете под индуктивностью плэйсить??

  16. Опубликовано · Пожаловаться

    ясно))

    Вы неправильно делаете. Подобные вещи исполняются многосекционным Placement Outline, где для каждой секции указывается индивидуальная высота.

    Placement Obstruct - это зона на плате на которую Вы не можете установить элементы высотой больше обозначеной. То есть, для вашего случая, не возможно поставить компоненты выше чем 410 микрон в зоне очерченой прямоугольником. но Вы туда и так ничего не установите, т.к. там пины разъёма.

  17. Опубликовано · Изменено пользователем Ваня Цаберт · Пожаловаться

    да, всё верно выше написали, изменить высоту текста нельзя. когда-то была предложена идея, кстати, по этому поводу, но она не нашла поддержки у пользователей. и правильно, что не поддержали, я считаю.

    зачем, вообще, эту информацию отображать?? чтобы что?? при нарушении правила Placement Obstruct у Вас появится соответствующий варнинг сообщением и в Hazard Explorer. в режиме Preventative Вы вообще ничего не сможете установить с таким нарушением. система эти моменты контролирует сама. кроме того, плоскости Placement Obstruct отображаются в 3D, что так же очень удобно.

    и вот ещё что, makc, а для чего это Вам вообще потребовалось устанавливать Placement Obstruct на посадочном месте?? вот что-то совсем не могу сообразить, когда это может быть нужным. как правило, зоны Placement Obstruct обусловлены не компонентом и платой, а корпусом устройства, либо внутренней механикой. а посадочное отвязано от корпуса и внутренней механики, зачем там Placement Obstruct??

  18. Опубликовано · Пожаловаться

    On 9/22/2021 at 9:32 PM, Виктория Рикор said:

    Составление принципиальных схем материнских плат на основе различных процессорных платформ (отечественных и зарубежных). Обычно это перевод готовой принципиальной схемы (reference design) из формата PDF в формат OrCAD.

    молодцы чё

    хочу работать в вашей компании

  22. Опубликовано · Пожаловаться

    10 hours ago, Сергей Борщ said:

    Если бы смысла не было - их бы не ставили. Когда отдаю на сборку платы без этих точек привязки - их великий вождь сначала громко вздыхает, а потом говорит - "Ну а куда деваться? Соберем...". То есть каким-то образом им эти точки работу сильно облегчают (иначе бы он не вздыхал). Возможно, по этим точкам установщик может подстроиться автоматически, а без них приходится это делать вручную. В таком случае это должно влиять на строимость сборки.

    ну, на рёбрах панели я их всё-таки ставлю, а на платах места не хватает, как правило, плотно очень. если следовать IPC-7351, то пятачёк меди предпочтителен 1мм, а вскрытия маски 2мм, вообще кошмар. как такими реперами пометить, скажем, WLCSP-25 (2.5mm*2.5mm)?? может быть у меня ревизия стандарта древняя, или я чего-то не понимаю, но фидушки на плату не ставлю, только на рёбра и, полёт нормальный, никто не вздыхает.

  23. Опубликовано · Изменено пользователем Ваня Цаберт · Пожаловаться

    это фидушка.
    репер, как тут правильно отметили.
    смысла особого в них нет, всегда на производстве можно привязаться к любому рядышком паду, главное, чтобы он был не накрыт))

×
×
  • Создать...