Спасибо за замечания.
В общем, переделал прогу так:
module compare_8bit_v3 (A, B, clk, compout_A, compout_B);
parameter size = 8;
parameter threshold = 150;
input [size-1:0]A;
input [size-1:0]B;
input clk;
output compout_A;
output compout_B;
reg compout_A;
reg compout_B;
always @ (negedge clk)
begin
if (A >= threshold)
compout_A = 1;
else
compout_A = 0;
if (B >= threshold)
compout_B = 1;
else
compout_B = 0;
end
endmodule
Не совсем понимаю два момента:
1) Когда использую регистры, не работают конструкции с assign. Так и должно быть ?
2) У меня сейчас синхронизация по отрицательному фронту clk. Как правильнее - по отрицательному или по положительному фронту, или без разницы ?