Перейти к содержанию
Поиск
    

nepoch

Свой
 Профиль  Обзор контента

  • Постов

    88

  • Зарегистрирован

  • Посещение

 Тип контента 

Сообщения, опубликованные nepoch

  3. Опубликовано · Пожаловаться

    Интересно, а как проходит формат "удаленного режима", немного удивительно слышать плисовод и удаленка.

  5. Опубликовано · Пожаловаться

    Наткнулся на ftp на интересную утилиту, quartus decryptor, может кто-то в курсе с какого бока к ней подойти? Создает файлик с расширением inc, внутри которого содержится описание выходных и входных портов и все

  6. Опубликовано · Пожаловаться

    6 hours ago, vitus_strom said:

    Если цена ошибки велика то обычно делают так:

    пишут спецификацию на продукт,

    из спецификации одна комманда пишет дизайн реквайрменты, другая верификейшн реквайрменты, 

    на основании реквайрментов пишутся планы проектирования и верификации,

    после этого дизайн тим делает дизайн удовлетворяя и возможно уточняя дизайн реквайрменты,

    верификейн тим - делает модели внешних устройств, тестбенч и тесты для покрытия верификейшн реквайрментов,

    потом пускается регрессия тестов и смотрится покрытие верификейшн реквайрментов и покрытие кода,

    если покрытие кода превышает порог то переходят к физической имплементации,

    после нее СТА и регресси на нетлисте с разными углами

    и уже после этого проверка на изделии....

     

    Тут я не упоминаю системный уровень когда идет подготовка спецификации.

    А можно ли более по подробнее узнать про то, что входит в спецификацию, как ее грамотно оформить, что, понимается под требованиями к дизайну и верификации, из чего состоит, а так же что из себе представляют планы. Что такое регрессия тестов??? Можно ответить тут или в личку написать. Спасибо за ответ

  7. Опубликовано · Пожаловаться

    Товарищи форумчане, столкнулся скажем так, возможно, с не пониманием или отсутствием каких-то системных знаний, но, возможно, кто-то подскажет. Как правильно проектировать сложные модули на базе ПЛИС, интересует преимущественно программная и алгоритмическая сторона. После общения с многими представителями разных компаний, пришел к вывод, что у всех разные подходы. А именно кто-то разрабатывает в лоб, есть тз описаны конкретные функции, без процесса моделирования и симуляции пишут код под ПЛИС (на verilog, VHDL), добавляют  временные ограничения по клокам, немного подолбаются с отладкой сигналов и готово, отдают заказчику. Другие подходят сложным путем, в начале строят модели алгоритмов, в матлабе отлаживают или на языках высокого уровня, потом смотрят в симуляторе, пишут тесты, потом перекладывают в железо, отлаживают, добавляют и временные ограничения. Так вот, а как надо-то, может кто порекомендует , что почитать или знает, как это устроено у гигантов Самсунга, Хуавея, Эппла, как минимально потратить времени на разработку, и уменьшить время на отладку таких систем.

  12. Опубликовано · Пожаловаться

    Да, уж, согласен warrior-2001, почему все так сконцентрировано в мск, 70% вакансий по ПЛИС в мск, ведь на периферии можно найти специалиста и за меньшие деньги и неменьшую квалификацию!!! А так есть необходимые знания, но при переезде в мск, за счет дороговизны жизни, теряется весь плюс в зп!

  13. Опубликовано · Пожаловаться

    Здравствуйте!

     

    В одно хорошее место в г.Белгороде требуется человек с опытом программирования fpga на постоянную работу.

    Если есть таковой, через личные сообщения дам контакты.

    Цена вопроса, требования?

  14. Опубликовано · Пожаловаться

    Мы ориентируемся на приглашение сотрудников для работы в офисе. Для нас это предпочтительно ввиду известных сложностей коммуникации с удалёнными сотрудниками. Для сотрудника (инженера группы RTL разработки) это предпочтительней ввиду понятных перспектив карьерного роста до руководителя группы RTL разработки. Эффективно руководить группой разработчиков определённо сложно, работая удаленно. Тем не менее, если по истечению определённого срока мы не найдем подходящих кандидатов на позиции инженеров группы RTL разработки для работы в офисе, или останется часть вакансий наRTL-разработчиков, мы будем приглашать удаленных сотрудников на данную позицию.

    да, удаленка тоже интересна, если будете искать, готов посотрудничать

  17. Опубликовано · Пожаловаться

    Москва (м. Раменки, м. Юго-Западная)

    Ищу разработчика ПО для ПЛИС Altera.

     

    Обязанности

    • Разработка ПО для устройств на ПЛИС Altera (в составе точного измерительного оборудования). Тестирование, отладка.

    • Доработка существующих модулей ПО для работы с новым «хардом».

     

    Требования

    • Навыки разработки и отладки проектов в среде QUARTUS II.

    • Уверенное владение Verilog, Verilog HDL, знание протоколов PCI Express.

    • Знание схемотехники на начальном уровне.

    • Навыки работы с лабораторными приборами.

    • Английский язык в объеме, достаточном для чтения технических спецификаций.

    • Оконченное высшее техническое образование.

     

    Условия

    • Оформление в соответствии с ТК РФ.

    • Полный рабочий день, 5 дней в неделю.

    • Уютный проектный офис в приличном помещении.

    • Заработная плата обсуждается (в рынке и выше).

     

    Резюме, примеры ваших проектов и вопросы

    присылайте на [email protected].

    какая зарплатная вилка?

  18. Опубликовано · Пожаловаться

    Обязанности:

    • Разработка архитектурных решений с применением ПЛИС Virtex/Kintex 7, а также МК, одноплатных компьютеров.
    • Разработка высокоскоростных проектов на HDL (VHDL преимущество) под FPGA ф. Xilinx с применением IP ядер.
    • Отладка разработанных программ для FPGA на высокоскоростных отладочных платах и кастомных (совместно со схемотехником).
    • Постановка задач, контроль работы программистов (при выполнении роли руководителя), подготовка ТЗ.

    Требования:

    • Подтверждаемый выполненными проектами опыт разработки высокоскоростных проектов (от 1 ГГц) под FPGA от 3 лет.
    • Опыт работы с FPGA ф. Xilinx семейств Kintex-7, Virtex-7 (или подобных).
    • Глубокие знания VHDL (Verilog), С, С++.
    • Опыт создания проектов с поддержкой IP Cores: гигабитные трансиверы, Ethernet и другие.
    • Навыки работы с измерительным лабораторным оборудованием: осциллограф, логический анализатор.
    • Опыт отладки разработанных программ для FPGA на высокоскоростных отладочных платах.
    • Знание английского языка на уровне чтение документации.
    • Опыт разработки ТЗ, документации на разрабатываемое ПО.
    • Навыки самостоятельного планирования рабочего дня/недели. Работа на конечный результат.

    Желательно:

    • Опыт работы в средах проектирования Vivado, Xilinx ISE.
    • Знание интерфейсов: USB, 10/100-Base-T, GbE, SFP, I2C, SPI, UART, DDR 3.
    • Опыт работы с FPGA ф. Xilinx семейства Ultrascale+.
    • Опыт работы с SoC Zync-7000.
    • Опыт работы с высокоскоростными ЦАП, АЦП ф. Analog Devices.
    • Опыт программирования MicroBlaze.
    • Увлечённость своим делом, широкий кругозор в области информационных технологий, новых поколений ПЛИС, программировании.
    • Опыт руководства коллективом более 3 человек.
    • Умение донести простыми словами сложное и суть своей работы, аккуратность, пунктуальность, системный подход при выполнении задач.

    Условия:

    • размер заработной платы назначается по результатам собеседования;
    • полностью белая заработная плата выплачивается 2 раза в месяц на карту;
    • оформление по ТК РФ (8-ми часовой рабочий день, 5 дней в неделю);
    • интересные, высокотехнологичные проекты в области оптики и электроники;
    • комфортные условия работы, современное рабочее место, карьерный рост, премии, б/лист, отпуск, согласованный с руководством "плавающий" график работы, комната отдыха, приготовления и приема пищи.
    • доброжелательный, интеллигентный коллектив.

     

    Компания: Российский квантовый центр rqc.ru

    Уровень зарплаты обсуждаем. Примерная вилка: от 90 000 до 140 000 руб. gross

     

    Заинтересовавшихся просьба писать на m (тчк) epifanov (соб) rqc.ru

     

    З.Ы. В описании указан идеальный кандидат. Неполное соответствие по некоторым пунктам может не являться причиной отказа кандидату

     

     

    Если актуально, напишите в личку

  20. Опубликовано · Пожаловаться

    А, собственно, зачем вам это? Если тампер бит не взведён, то ПЛИС спокойно будет принимать нешифрованный битстрим. Считать volatile ключ нельзя. В чём смысл заботиться о стирании? В конкретном случае запись в volatile память любого мусора будет эквивалентно стиранию.

    Если в ПЛИС уже содержится volatile ключ, то его перезаписать чем то невозможно и вылетаем ошибка, что там уже содержится volatile ключ

  21. Опубликовано · Пожаловаться

    Через JTAG можно, если Вы об этом.

     

    На практике не пробовал, но полагаю, что JTAG команда "KEY_CLR_VREG" должна сделать свое дело. Выполнить ее можно либо через внешнее JTAG-подключение, либо используя internal JTAG (чтобы внутренней логикой управлять JTAG'ом).

    Для internal jtag есть свой примитив (см. https://www.altera.com/en_US/pdfs/literature/an/an556.pdf)

     

    cyclonev_jtag <jtagblock_name>

    (

    .clkdruser(),

    .corectl(),

    .runidleuser(),

    .shiftuser(),

    .tck(),

    .tckcore(),

    .tckutap(),

    .tdi(),

    .tdicore(),

    .tdiutap(),

    .tdo(),

    .tdocore(),

    .tdouser(),

    .tdoutap(),

    .tms(),

    .tmscore(),

    .tmsutap(),

    .updateuser(),

    .usr1user()

    );

    а как вообще через это все работать, что-то нормальную документацию с подробным описанием не находил

×
×
  • Создать...