crack

Здравствуйте! Если не затруднит, поделитель, пожалуйста на: [email protected] Спасибо!

Доброе время суток! Столкнулся с необходимостью разработки карт рабочих режимов. У нас в конторе толком никто уже не помнит, как они составляются... В сети гуляют какие-то отрывочные сведения по данной теме, в основном в виде незаполненных exel-таблиц. Таблицы-то есть - как ими пользоваться? Можно конечно догадаться... Но хочется сделать не "как получится", а как надо. Существует ли какой-либо "узаконенный" документ/методика, регламентирующий правила заполнения карт, вычисления коэффициента надежности и т.п.? Буду благодарен за любую информацию.

А на каком расстоянии у Вас находится сплошная земля под индуктивностями? Не "плывет" ли из-за нее номинал? Просто у меня многослойка, ближайшая сплошная земля находится во втором слое, на расстоянии 0,15 мм от слоя, где стоят компоненты фильтра. Опасаюсь, что земля несколько изменит исходный номинал катушки и "покорежит" фильтр в целом... но опыта в этом деле нет... может быть я зря волнуюсь. Вообще обратил внимание, что чип-индуктивности как правило не ложатся на плату непосредственно. Конструкция их такова, что сама катушка оказывается слегка приподнятой над платой. Наверняка это сделано с целью снизить влияние платы на номинал индуктивности.

Использую чип-индуктивности для реализации фильтров на сосредоточенных элементах. В частности сейчас есть ФНЧ с полосой 75МГц. Номиналы компонентов расчитаны и с этим все в порядке. Вопрос состоит в следующем - нужно ли на плате удалять сплошные слои метализации в оласти расположения фильтра и непосредственно под ним? Вообще есть какие-то рекомендации по использованию индуктивностей? На каком расстоянии от компонента расположенные рядом слои металлизации начинаю влиять на значение индуктивности? Что-то у производителей (ATC, CoilCraft и др.) ничего не пишут на эту тему. Заранее благодарен всем откликнувшимся.

В даташите на АЦП ADC14155 от National сказано, что клоковый вход у него может быть Single-ended либо дифференциальный. Меня интересует дифференциальный вариант. Но в даташите не сказано, под какой стндарт (CMOS, PECL, LVDS) заточен этот вход... в частности меня интересует, можно ли клоковый вход драйвить дифференциальным PECL-сигналом? Заранее благодарен всем откликнувшимся.

Знатоки, поясните, для чего при создании символа (из DxDesigner) рисуется контур символа 'Box" (в Symbol Editor он всегда есть по умолчанию)? Попробовал его удалить и вставить символ в схему - все нормально вставилось. Может и не рисовать его совсем или он нужен будет где-то позднее? Спасибо.

Когда ждать эти продукты (DxD2007.5, PADS_9.0)?

Есть несколько сигналов, которые требуется протащить сквозь FPGA Spartan-3 с минимальным разбросом задержек. Сигналы не защелкиваются ни по входу, ни по выходу (ну так надо). Просто транслируются. Подскажите, какой констрейн надо задать, чтобы свети разброс между сигналами к минимуму. Общая задержка в данном случае не важна. Главное чтобы разница не превышала ну например 1 нс. Заранее благодарен.

Есть такая задача. На FPGA требуется разработать Ethernet-интерфейс, работающий по протоколу UDP. Задача проста - быстро формировать из входных данных UDP-пакеты и передавать их в сеть. Источник данных - внешнее устройство. Сделать нужно на FPGA Spartan-3. Скорость соединения - минимальные требования гигабит, но желательно чтобы поддерживались и скорости 10/100. Интерфейс должен поддерживать протокл ARP и ICMP (только пинг). Эффективная скорость передачи данных по сети - до 350Мбит/сек. Территориально мы находимся в Москве, но удаленный вариант работы возможен. Правда как минимум один раз нужно будет пообщаться с глазу на глаз. В дальнейшем возможно сотрудничество. Кто возьмется, за какое время и сколько будет стоить? Все вопросы/предложения предложения пишите на [email protected] либо в личку. Вопросы/предложения рассматриваются только по существу дела и от людей понимающих о чем идет речь.

как правильно разводить ВЧ-полосовой фильтр (140МГц с полосой 40МГц) на дискретных LC-компонентах, чтобы расчитанная АЧХ не сильно пострадала? нужно ли использовать сплошной слой земли под ним или же он испортит АЧХ за счёт паразитов? есть где-нить инфа на эту тему?

На самом деле вопрос вопрос не столько в скорости работы, сколько во фронтах сигналов. Даже на единицах мегагерц можно нарваться на неприятности, если фронты сигналов будут резкими. Современные ПЛИС - штуки скоростные и разводить их нужно очень акуратно. Сам сталкивался с тем, что сигнал частотой 10МГц, но с резким фронтом вызывал "дребезг" на линии - схема не работала. С BGA всё ещё сложнее. В таких схема часто просто невозможно расположить конденсаторы по питанию рядом с микросхемой, не говоря уже о том чтобы повесить конденсатор на пин питания. Единственный выход - использовать выделеные слои под каждое питание, причём со своей землёй. Т.е. если у вас в схеме три питания - то уже надо иметь шесть слоёв только на питание (три питающих и три земляных), тогда они сами пары "питание+земля" будут работать как очень щирокополосные (гиговые) конденсаторы и ваши блокировочные ёмкости (даже если близко поставить из не удалось) будут подключены к пинам широкими полигонами с низкой индуктивностью.

как правильно разводить ВЧ-полосовой фильтр (140МГц с полосой 40МГц) на дискретных LC-компонентах, чтобы расчитанная АЧХ не сильно пострадала? нужно ли использовать сплошной слой земли под ним или же он испортит АЧХ за счёт паразитов? есть где-нить инфа на эту тему?