![](https://electronix.ru/forum/uploads/set_resources_23/84c1e40ea0e759e3f1505eb1788ddf3c_pattern.png)
![](https://electronix.ru/forum/uploads/set_resources_23/84c1e40ea0e759e3f1505eb1788ddf3c_default_photo.png)
S17
-
Постов
136 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные S17
-
-
Двигайтесь в сторону "Database Library (*.DbLib)".
-
Была такая статья «Проектирование печатных плат с учётом ЭМС» в журнале «Печатный монтаж (2008/5)»:
http://www.circuitry.ru/pdf/5_2008/1813.pdf
Ссылки по книжке Отта:
Henry Ott Consultants: http://www.hottconsultants.com/book.html - тут есть список сопутствующих книг.
Сами книжки (1979, 1988):
http://www.radioscanner.ru/files/electronics/file4460/
http://rapidlibrary.com/index.php?q=noise+...ctronic+systems
-
Чего-то только чистые листочки появляются.
С одной стороны есть такая рекомендация: высокочастотный возвратный ток в плане земли течёт по пути наименьшей индуктивности, т.е. пытается минимизировать площадь, ограниченную контуром этого тока, и своими разрезами/вырезами не надо ему мешать. С этой точки зрения место соединения аналоговой и цифровой земель получается под АЦП – там как раз и замыкаются контуры цифровых и аналоговых токов.
С другой стороны вход АЦП выходит на какой-то внешний разъём и если это что-то типа BNC, т.е. сигнал и сигнальная земля, то возникают выравнивающие токи по сигнальной земле кабеля между землёй внешнего устройства, сигнал от которого измеряет АЦП, и землёй устройства с АЦП. С этой позиции корпус входного разъёма (BNC), и соответственно его сигнальную землю, желательно сразу посадить на общую землю/корпус устройства, содержащее АЦП, чтобы попытаться отвести эти выравнивающие токи от АЦП.
Т.е. получается, что резать негде или остаются две перемычки: под АЦП и у корпуса входного разъёма (BNC). Или м.б. на выходе АЦП поставить последовательные резисторы, которые сгладят фронты цифровых сигналов, и соединение земель делать у входного разъёма.
В общем, тема интересная, хотел бы сам услышать совета и кто как делает.
-
Рекомендую "Universal Scan".
С помощью стандартных JTAG-адаптеров "AlteraByteBlaster" или "XilinxJtag..." Вы можете посмотреть состояние любых пинов (режим Scan) и пошевелить ими (режим ExeTest). Для наблюдения состояния В ПРОГРАММЕ на пины вешаются лампочки/индикаторы, для шеверения - кнопочки/переключатели.
Для разовых работ всё долстаточно удобно и понятно. Получившуюся конфигурацию можно запомнить.
-
Создаёте новый файл *.PcbDoc. Рисуете в нем панель: технологические поля, маркеры, линии скрайбирования… Далее командой “Place -> Embedded Board Array / Panelize” заполняете Вашу панель платами одного или разных типов. Изменения, внесённые в отдельную плату, будут автоматически передаваться в результирующую панель, т.к. панель содержит ссылки на отдельные платы.
Можно заполнить, например, так: “bbdd” – тогда верхняя и нижняя стороны панели будут одинаковыми, т.е. будет нужен только один шаблон паяльной пасты и одна программа для установочного автомата (но такую конструкцию нужно согласовать с “монтажниками”).
-
При формировании GBR-файлов есть галка “include unconnected mid-layer pads”. Если заливка сделана планом, то Вам это поможет, если полигоном – увы, нет.
-
Опубликовано · Изменено пользователем S17 · Пожаловаться
C WebUpdater (и с WebUpdater2) можете не париться, этот файл не менялся с предыдущей версии.Изменение, скорее всего, произведено в одном из исполняемых модулей. В меню Preferences/General появился новый пункт меню - Account Manager. Он и проверяет на "свой-чужой" ;)
В смысле, проверяет модуль, а не пункт меню :)
Да, до WebUpdater дело не доходит – их можно даже удалить, кто-то раньше не пускает (требует процедуры Sign In).
Этот кто-то прописывается куда-то в Windows – на соседней машине был сделан UpDate в Win-XP, а при запуске в Win-2000 ”Check for Updates” работает (пароля не просит), хотя Account Manager в Preferences присутствует.
-
Обновлял библиотеки через “Check for updates” и подцепил новую версию WebUpdater – от него отказаться при обновлении нельзя. Теперь без “User Name & Password” этой штукой не воспользоваться. Раньше она мне сообщала о появлении обновлений.
Как бы откатиться к старой версии WebUpdater?
-
Вышло обновление:
AD6.8.1. -> AD6.9.0. (11816to12759)
Библиотеки: (7903to11735)
-
Можно ли как нибудь pad'ы без пасты сделать?
Указать прямо для Вашего PIN отрицательное и заведомо большее размера PIN по абсолютной величине значение в поле расширения паяльной пасты (например -5мм, делаю так для опорных точек).
Или создать класс “NoPaste”, добавить в этот класс Ваши PINs, создать для этого класса правило, в котором указать отрицательное расширение паяльной.
-
Ошибка в «Publish to PDF» (окно «Output Job») (версия 6.8.1)
При формировании PDF-файла сборочного чертежа с помощью этой команды из «Output Job», в списке компонентов для верхней и нижней стороны платы в PDF-файле присутствуют сразу ВСЕ компоненты, а не только те, которые относятся данной стороне. Причём для зеркальной стороны показывает место положения компонента неправильно, забывая о зеркальности. При этом «Smart PDF», формируя аналогичный сборочный чертёж, работает правильно.
Имя формируемого PDF-файла командой «Publish to PDF» одинаково для всех сборок (в «Output Job» их м.б. несколько) и устанавливается в установках команды, а должно браться из поля «Name» в «Output Job».
Ошибка в «Output Job»
Не пишется в названии (поле «Name») буква “S”, “s”.
Ошибка в «Variant Drawing Stile» из «Assembly variants..» (версии 6.7, 6.8.*)
Если воспользоваться маркировкой на сборочном чертеже не устанавливаемых компонентов с помощью графики (перечёркивания), то это перечёркивание появляется на распечатке любого слоя, вне зависимости от нахождения на нём неустанавливаемого компонента. Т.е. распечатка нижней стороны содержит перечёркивания, относящиеся к неустанавливаемым элементам верхней стороны и наоборот.
-
ЕщЁ могу добавить, что у коннектора параметр "Company" отображается нормально, а "Company package" уже как "#Name?". Получается, что не все параметры одинаково полезны. :-(.
Не любит пробела в названии параметра: попробуйте "Company_package" - всё должно работать.
-
Ошибка при формировании GBR и ODB++ файлов (версии 6.7, 6.8.*)
Если на плате есть компоненты, повёрнутые на 45 градусов, то при формировании GBR и ODB++ файлов из панели, созданной в PCB-редакторе с помощью команды “place -> embedded board array”и содержащей зеркальную копию платы, контактные площадки для этой зеркальной копии поворачиваются в противоположную сторону, чем компоненты. В результате появляются замыкания.
На элементах, расположенных под углами, кратными 90 градусов этого не видно.
-
Вообще-то CAM-350 без проблем "сливает" композиты в один нормальный слой.
Хотелось, чтобы это возможно было сделать в Protel. Спасибо за подсказку!
-
Я формирую GBR-файлы экспортом из ODB++ файлов: не надо отдельно формировать DRILL-файл, имена файлов имеют стандартные названия в соответствии с их назначением (top, topoverlay, topsolder, и т.д.), что упрощает написание сопроводительной записки – в общем, мне так удобнее. Сами ODB++ файлы получаю из PCB.
Но возникает некоторая проблема: слой, содержащийся в одном GBR-файле, полученном из ODB++, например «top», при просмотре в CAM-350 распадается на несколько слоёв – top-1, top-2, top-3 и т.д.: нечётные слои – металлизация, чётные – вырезы в металлизации. Некоторые производители «шарахаются» от таких GBR-файлов, да и смотреть не очень-то удобно.
Вопрос в следующем: как из ODB++ получить «нормальные», простые GBR-файлы без расщепления на такие «композитные» слои (не уверен, что правильно их назвал).
-
AD6.6
Как заставить убирать пояски на Via во внутренних слоях, к которым эти Via не подключены (не имеют выхода на примыкающие цепи)?
В этом случае должно работать правило, контролирующее зазор от отверстия до ближайшей металлизации – этого правила не нашел.
На слоях Power Plane, на сколько я понял, именно так и делается: ненужные пояски убираются, зазор отсчитывается от края отверстия (Plane -> Power Plane Clearance -> Plane Clearance). Хотелось бы добиться того же эффекта во внутренних сигнальных слоях – это позволит делать полигонами планы питания во внутренних слоях (без этого слишком большие вырезы получаются) и увеличит ресурсы разводки.
-
Comment -> =PcbMark // Так не работает!!!
// Надо ставить: «Comment -> = R1_PcbMark»
Ну это переопределение на определение.
И так жирно. Раньше и этого небыло
Оказывается не жирно: в руководстве «AR0112 Multi-Channel Design Concepts.pdf» на стр.5 дан пример именно косвенного переопределения параметра «Comment» - так что должно работать, а не работает!
-
Конечно же имелось ввиду, что базы подготовлены, к библиотекам элементов привязаны, поля баз согласованы с параметрами компонентов (Description, Comment, PartName и т.д.) – если я правильно описал процесс привязки базы.
Я так подозреваю, что нужно переопределить поле, по которому производится поиск (синхронизация) данного элемента в базе данных. Т.е., если эта синхронизация происходит по полю PartName, например, то его и меняем через параметры канала. Остальные параметры элемента д.б. взяты из базы данных по ссылке из PartName. Так?
-
Опубликовано · Изменено пользователем S17 · Пожаловаться
Я пользуюсь базами данных. Так прощеЕсли не сложно – можно пояснить? Т.е. как «одним лёгким движением руки» через базы данных переопределить сразу несколько параметров элемента в канале, допустим для R1 всё те же параметры: Description, Comment, PartName?
-
Версия AD 6.6.7903.
Multi-channel design.
В проекте с «каналами» («multi-channel design») можно поменять атрибуты компонента в конкретном канале, задавая их в разделе параметров символа этого канала, например:
- параметры канала Channel1:
R1_PartName -> R_0603_1.0k… // Название компонента
R1_PcbMark -> 1k0 // Маркировка на сборочном чертеже
R1_ Description -> Чип-резистор 1.0 кОм… // Описание компонента
- параметры элемента R1 в канале Channel1:
PartName -> =R1_PartName
PcbMark -> =R1_PcbMark
Description -> =R1_ Description // Не работает!!!
Comment -> =PcbMark // Так не работает!!!
// Надо ставить: «Comment -> = R1_PcbMark»
Такая замена не работает для поля «Description», которое является обязательным для каждого элемента. В результате в этом поле будет значение «=R1_ Description». Например, в этом поле для м.с. синтезатора я указываю диапазон частот, в котором эта м.с. работает, и хотелось бы его (диапазон частот) по-прежнему видеть в перечне элементов, а так приходится вычищать.
Для поля «Comment» не работает косвенное переопределение, т.е. если поле «Comment» было определено в элементе как «Comment -> =PcbMark», а само поле «PcbMark» переопределяется в канале как «PcbMark -> =R1_PcbMark», то в итоге полю «Comment» будет присвоено значение «#NAME». Приходится поле «Comment» также корректировать и задавать явно: «Comment -> =R1_PcbMark».
Очень много параметров приходится менять ручками – не ошибиться бы! Как бы сразу указать в параметрах канала для R1 ссылку на нужный резистор из библиотеки, где все эти параметры уже заранее прописаны?
-
Я делал через CAMtastic – получилось. При этом использовал формат CAM-данных ODB++.
Отдельный PCB делал на панель, содержащий только её маркировку, линии вырезов/скрайбирования, крепёжные отверстия и реперы панели. Далее все PCB объединял в CAMtastic: каждый PCB со своим углом поворота и зеркальностью – это “Step”, который можно мультиплицировать. Ещё помнится, что эта штука (CAMtastic) работала только в дюймах (DXP-2004).
-
Опубликовано · Изменено пользователем S17 · Пожаловаться
Дык в заголовке даташита английским по белому написано Preliminary data sheet :)Philips любит немножко не договаривать.
Какие контроллеры ARM есть у Philips из разряда не Preliminary с интерфейсом SDRAM?
-
Смотрю Data Sheet на ARM-микроконтроллеры и не нахожу временных диаграмм. Например, LPC288x, LPC3180.
Непонятно как подключать к этим устройствам SDRAM – а именно сигналы BankSelect: обычно их подключают к старшим разрядам адресной шины, но бывают исключения (напр. у TMS).
М.б. существуют какие-то отдельные документы (Application Notes) по этим темам?
-
А выложите, плз, кто нибудь обновление 6641 to 7263, что-то его нигде нет.
Смотрите на форуме, это все обсуждалось.
Тема "Altium Designer 6.5"
Механические слои.
в Altium Designer, DXP, Protel
Опубликовано · Изменено пользователем S17 · Пожаловаться
У меня вот так:
Механические слои компонента:
1. Mechanical 1 – border_pcb
2. Mechanical 2 – border_panel
3. Mechanical 3 – v_cut, milling
4. Mechanical 4 – dimension_pcb
5. Mechanical 5 – dimension_panel
6. Mechanical 6 – для панели (panel_name) .Pcb_File_Name_No_Path, .Printout_Name
7. Mechanical 7 – top_paste_mark
8. Mechanical 8 – bottom_paste_mark
9. Mechanical 9 – .Pcb_File_Name_No_Path, .Printout_Name
10. Mechanical 10 – ---#--- (mirror)
11. Mechanical 11 – Top_Probe: контрольные точки
12. Mechanical 12 – Bottom_Probe: контрольные точки
13. Mechanical 13 – Dev_Top конструктив компонента, 3D на стороне Top
14. Mechanical 14 – Dev_Bottom конструктив компонента, 3D на стороне Bottom
15. Mechanical 15, 16 – габарит элемента
Парные слои: 7-8, 9-10, 11-12, 13-14, 15-16