Erepb

Там, касаемо части с avalon MM, я делал его на базе шаблона из QSys и он сделан от общего клока, который идет с pci-e ядра. gen_clk сделан относительно pci-e clk через блок altpll_0. То есть, никаких сторонних тактов я не могу использовать для работы с шиной, даже сделанных из ее же клока? P.S. Во вложении сам проект для наглядности. glp.rar

Доброго времени суток, форумчане! Требуется помощь с проектом. Ситуация в следующем: есть генератор, который черпает подложки для излучаемых сигналов из памяти ПЛИС. Для примера, память записана коротким сигналом с 16'h0 до 16'h10 по 16 бит пачка. Считыванием данных из памяти занимается avalon MM master модуль, который описан в приложенном файле generator.v . Наружу выведены сигналы самого генератора и сигнал увеличения адреса памяти на 1, т.к. думалось, что не проходит увеличение адреса и генератор тупо считывает нулевой адрес и продолжает излучение только 16 бит по этому адресу. Но, судя по осциллограмме, выходит, что адрес меняется, а данные - нет :( ... Может кто поможет найти ошибку. Целиком проект в QSys смогу выложить днем с работы. Общее распределение памяти в QSys проверял, чтобы не получилось, что чтение проходит из проинициализированной нулями памяти. Буду благодарен за любую помощь :) P.S. на фото желтый сигнал - генератор, синий - изменение состояния памяти. generator.v

Cosworth, не, там на самом деле идет +3.3В, это я ошибся, когда выдрал кусок схемы с другого листа... А вот я его и не заметил... Надо проверить, но, вроде бы, так и делали.

В течение дня попробую осциллограмму скинуть. Частоту уменьшать не пробовали. Фронты чистые, пробовали как по переднему, так и по заднему фронту тактировать. Так по этой инструкции и написали программу :) Пробовали просто ножками GPIO на nCONFIG подавать 0 и 1, чтобы получить ответ от ПЛИС по nSTATUS - работает, отклики правильные, но прошивка не становится... Уже прошивку уменьшили до того, чтобы просто диод загорался - никак... Такая же прошивка на отладочной плате, только прошитая через AS работает корректно. Вот и не знаем уже, что тут может быть еще. Обе бракованные или обе непропаяны - одну даже перекатали, результата пока нет.

nCONFIG подтягивается до +3.3В через порт GPIO на самом процессоре. На схеме CONF_DONE и nSTATUS через 10кОм подключены к +3,3В, а не к +1,5В - не глядя кусок перекинул, моя неточность... А INIT_DONE где выведен? Вроде в handbook'e написано, что сигнал внутренний и вывести его наружу нельзя на этом Циклоне... Вроде бы,когда все делали пользовались мануалами Configuration and Remote System Upgrades in Cyclone IV Devices и Cyclone IV device handbook.

Прикрепил схему подключения ПЛИС. Там выводы сокращенно написаны - CONF->nCONFIG, CNFD->CONFIG_DONE, STAT->nSTATUS. По-поводу тактов: делали 20 пустых - никакого эффекта, увеличивая на 10 тактов довели число пустых до 100 - тоже нет результата :) MCS.pdf

Доброго времени суток, уважаемые форумчане! Первый раз работаю с 4 циклоном и сразу же проблема с прошиванием... И так, что имеем: EP4CGX110 в корпусе F484, прошивка выбрана PS с микропроцессорного модуля Intel Atom совместно с Intel PCH EG20T, который обеспечивает доступ к портам GPIO, по которым идет прогрузка ПЛИС. MSEL0=0 MSEL1=0 MSEL2=0 MSEL3=+2,5В Загрузка прошивки, по осциллографу, проходит верно, но CONF_DONE не выходит в высокий уровень. ПЛИС откликается (nSTATUS), если дергать nCONFIG. RBF правильно отправляется на ПЛИС. Единственное, что есть непонятного, это подключенные к +3,3В порты TCK, TMS, TDI (почему так - не знаю, я занимаюсь программированием в данном проекте). По плате смотрели осциллографом - сигналы данных и такта до ПЛИС доходят... Почему не прожигается - не понимаю :( Вроде бы, уже и паузы делали между выводом ПЛИС в состояние конфигурации, и делали паузы после того, как вся RBF загрузится в ПЛИС, но результата ноль. Может кто что подскажет? Если требуется, то с работы смогу скинуть схему платы и сам код прожига с процессора.