V-Abramoff

Что-то не подтачивается BAR. Вы не располагаете нетлистами тех пары человек, у которых это получилось? Видимо я что-то где-то упускаю.

PCI-X - не вариант, т.к. нет такой корки под Spartan3e. Пытаюсь переделать один из BAR'ов... Ну и накрутили эти буржуи в корке, доложу я Вам. Чёрт ногу сломит...

Всех приветствую. Что имеем. Spartan3E с ядром PCI от Xilinx. В нём отсутствует реализация PCI ROM Expansion. Посмотрел ядро для PCI-X для Virtex. Как мне показалось, вычленить из него ветку относящуюся именно к PCI ROM Expansion крайне проблематично. У Xilinx я не нашёл ни одного ядра PCI для Spartan3E с поддержкой PCI ROM Expansion. Есть правда ядро стороннего производителя, PCI-TMF 32-bit, 33 MHz Multifunction Target Interface Core, но найти его в свободном (условно свободном :-)) доступе я не смог. Если кто-то выскажет свои соображения по этому поводу - буду признателен.

YES!!! Изменил на "MEMORY READ MULTIPLE", скорость чтения стала 700 Mbit/s. По поводу упреждающего чтения, попробую как-нибудь на досуге. Всех благодарю за помощь.

Временно забудем про задержку между транзакциями. Есть ли способ заставить северный мост передавать южному не по 16 слов, а по 64 слова?

Попробовал. Эффекта нет. Насколько я понимаю, HOST отвечает не RETRY, а Disconnect, так как данные всё же передаются. Т.е. получается, что "цель" неспособна продолжать блочную передачу. "... Вызвано неспособностью цели ответить в пределах требования времени ожидания..." Но вот в чем казус, при записи-то HOST поддерживает блоки=64 слова.

Секундочку. На PCI шине в транзакции участвуют несколько сигналов. В частности, применительно к моему случаю, для чтения, происходит следующее. Плата выставляет IRDY, через 1 такт "цель" выставляет TRDY. Спустя 16 тактов "цель" выставляет сигнал STOP, через такт снимается TRDY, ещё через такт снимается IRDY. Далее плата пытается несколько раз выставить IRDY, но "цель" сигналом STOP обрубает эти попытки. Примечательно то, что при записи "цель" сигналы STOP не вырабатывает. Есть подозрение, что здесь как-то замешаны регистры MIN_GNT и MAX_LAT (У меня MIN_GNT=0F, MAX_LAT=FF), но нет чёткого понимания их функций.

Плата читает непосредственно в ПЛИС.

Всем доброго времени суток. Столкнулся вот с чем. PCI - мастер (плата, на ней Xilinx с PCI 32x33) читает и пишет в память. Читает со скоростью 300 Mbit/s, пишет со скоростью 900 Mbit/s. Когда данные передаются из платы ("плата пишет"), кол-во слов в одной транзакции регулируется параметром LATENCY_TIMER. Но изменение этого параметра не влияет на кол-во слов в одной транзакции, когда данные передаются в плату ("плата читает"). Возникает два вопроса: 1. Это нормально? 2. Какой параметр управляет кол-ом слов в одной транзакции, когда "плата читает"? Если кто сталкивался, буду благодарен за ответ.