Magnum
Свой-
Постов
215 -
Зарегистрирован
-
Посещение
Весь контент Magnum
-
Кто-то уже смог его успешно установить? (под винду)
-
Если завернуть шину данных RXD на TXD и соединить RX_DV с TX_EN и соотв. clk, то всё отлично передается, что свидетельствует об однотипности интерфейсов. Что касается преамбулы по стандарту передающее оборудование обязано формировать 55..55D5 (на передачу). На счет обработки её при приеме в стандарте ограничений нет, но наша задача устойчиво принимать пакет, как вы это реализуете - ваши проблемы, но можно с уверенностью сказать одно - ориентироваться на полную преамбулу не стоит, т.к. встречается оборудование, в т.ч. cisco выдающее периодически усеченную преамбулу. На эти грабли уже многократно наступали и на форуме она ранее описана.
-
http://electronix.ru/redirect.php?https://....html#cyclone-v А так виднее? может вы под ссанкциями? Какой циклон интересует?
-
Тщательнее смотрите, они там все есть. Под катами, ниже стратиксов.
-
Дело в том, что у альтеры своё представление о взаимозаменяемости. И даже если стоит миграйшн у микросхем с близкими параметрами, то это вовсе не значит что они пин2пин совместимы, а лишь то, что теоретически можно развести плату, на которой будут работать оба чипа, при учете в pcb особенностей каждой из них.
-
А как можно их сравнить, если Cyclone V SoC это и есть SoC c ARM?
-
Это же просто PLL c деджиттером. На кой его в VHDL описывать? Сформулируйте более подробнее, что вам требуется.
-
А, невнимательно прочитал. Для LVDS, есть некоторые требования по разводке дифф. пар на плате, они все выполнены? И есть некоторые ограничения по числу LVDS линий в одном банке, если слишком много то безошибочная работа не гарантируется, об этом ква. предупреждает.
-
А почему это неправильно? Все банки с LVDS должны от 2,5 питаться.
-
А на какое расстояние надо передавать данные?
-
А что мешает поставить слот SO-DIMM, обычной ноутбучной DDR3?
-
На каком кристалле проект? Если не секретный, можно выложить, глянуть.
-
Значит либо в железку зашивается не та прошивка, либо открываете не тот файл сигнал тапа. В иных случаях обычно всё Ок. Проверьте пути в stp откуда заливаете.
-
Сигнал тап всегда компилить надо вместе с проектом при любых изменениях.
-
По симптомам походит на скремблеронедостаточность. Нужно понимать что если включен 8b/10b, то скорость данных 1Гб/с, а выходной поток после кодирования будет уже 1.25Гб/с и частоты задавать соответственно. При использовании скремблера (без кодера 8b/10b) можно получить полную скорость 1.25Гб/с.
-
А что удивительного? если задержка ровно на такт у вас, то всё и работает как надо, другое дело, если вы начнете её в температуре гонять, от нулей до +70С, там могут начаться чудеса. Ну и при массовом производстве могут на разных экземплярах разные результаты получаться.
-
В том и фишка, при 2 разрядном выходе лвдс_рх вырождается в ддр с одним клоком.
-
А что именно за причины? Это ж 1в1 для режима ддр тоже самое.
-
Отнюдь, очевидно это просто разные библиотеки.
-
Нет, что-то неправильно настроили, всё должно работать. Конечно для наглядности и понимания было бы неплохо схемку всей установке.
-
как же так? вот тут смотрели?
-
А если например поставить в ДДР лпм галочку регистеред аутпут, то до того регистра, тоже будет такая большая задержка?
-
Я обычно в окошке "логик лок регион виндов" создаю некий тематический "рут регион", задаю его координаты, размерность, фиксируемость и в свойствах накидываю всё то барахло, которое хочу в него запихнуть.
-
А если например в чип-планере выходной сдвиговый регистр погонять по чипу (ближе/дальше от пина), то слак сильно различается?
-
По идее ДДР должен работать по двум фронтам клока, т.е. при 10-кратной десериализации параллельный клок надо умножать на 5, (а не на 10). ИМХа.