Noob

Спасибо за ответ. Да, действительно, разговор абстрактный, ибо стоят чисто исследовательские задачи. Но в любом случае хочется грубо структурировать различные подходы по их применимости, чисто для понимания. Из ваших слов я сделал вывод следующий: если нам нужно сделать свертку последовательно - то при большом порядке фильтра действительно эффективно делать через БПФ. Если используется полностью параллельные медоты - эфективность не так очевидна и зависит от внешних факторов (связанных с реализационными аспектами в FPGA, наличием эффективных движков и т п).

Да, это я понимаю и осознаю. Если делать программными методами - то вопросов тут никаких. Если делать на одном "АЛУ" и с переадресацией памяти - то тоже всё ясно. Операций становится меньше начиная с какого-то порядка фильтра. Но вопрос мой остается - если делать в "железе" конвейерными методами - разве эта логика с количеством операций работает? Вот например простая схема FIR фильтра Тут каждый такт будет выдаваться верное значение, схема конвейерная. А вот как я через FFT представляю: Тут нужно ждать пока вся последовательность загрузиться в первый БПФ, потом такт на умножение, потом еще столько же на обратный БПФ. Общая Latency большая по сравнению с стандартным методом, с тактовой частотой тоже не видно почему она может стать лучше. В таком разрезе совершенно непонятно зачем юзать ФФТ подход. Или я чего-то не понимаю? Буду рад любым мыслям по этому поводу)

Да, эта здравая мысль уже посещала мою голову. Покопавшись в мануалах от мегафункции Alter-ы, я не нашел никаког упоминания про FFT-шные КИХ фильтры. Там судя по всему используется что-то иное. В матлабе я тоже нашел fdatool для проектирования КИХ фильтров. Там тоже только обычные фильтры генерируются в HDL. Вы считаете этого достаточно чтобы сделать вывод что фильтры через БПФ в железе не реализуются? Мне просто хотелось бы убедиться что это действительно так. А заодно и услышать компетентное мнение - почему.

Здравствуйте! Я в этих вопросах далеко не специалист и мне требуется помощь. Вопрос у меня следующий - делают ли КИХ фильтры через БПФ что называется в hardware. Я имею ввиду полноценно конвейерный фильтр с прямым ффт, умножителем и обратным ффт. Я так понял что на микроконтроллерах и дсп процессорах - это актуально, а вот так, в хардваре делают? Или юзают tapped-delay line просто? Заранее спасибо за помощь.

Да, я это понимаю. И меня как раз и интересует грубо говоря будет ли соблюдаться "чистота эксперимента" при одинаковых значениях всех этих параметров (тип крестала, его загрузка, настройки укладчика и т. д.). Вот это интересно. Спасибо за дельный совет...

Задача состоит в сравнении модулярных сумматоров и умножителей различной реализации и на различных модулях. Задача носит в основном исследовательский характер.

Здравствуйте. Работаю в Квартусе. Есть вопрос. Я вообще новичек в этой области, так что вопрос может быть глупым. Итак, стоит задача - сравнить быстродействие некоторых несложных алгоритмов. Алгоритмы я делаю вовсе без клоков - только как комбинационные схемы. Вопрос вот в чем - можно ли сравнивать их быстродействие опираясь только на tpd, компилируя проекты в одинаковых условиях? Не будет ли результат настолько сильно зависеть от трассировки, что какой из алгоритмов - быстрее - выявить не удасться? И если подход не верный, подскажите как правильно... Заранее благодарю...