leom
-
Постов
124 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные leom
-
-
Спасибо всем, уже нашел в инете.
Может кому пригодиться:
---------------------------------------------------
This error can easily be overcomed by going to
SETUP-->DESIGNRULES-->DECALS select all the decals
and set all the rules then again make it DEFAULT rule.
Repeat the same for all COMPONENTS also.
Then in SETUP-->DESIGNRULES-->DIFFERENTIALPAIRS see
that no pairs are present in the PAIRS column
Do all this proceees once you finish the design.
You can remove that error
------------------------------------------------
Проверил, работает.
-
Вопрос к специалистам в PADS.
В PADS5.0 делаю Tools -> Verify design вбираю clearance жму Start.
Получаю много подобных ошибок:
Location:
(5400,159 L1) Latium Rule not checked
Explanation:
(5400,159 L1) Latium Rule not checked: COMPONENT
D7 component rule
Пожалуйста подскажите что это такое и как от него избавиться?
-
CAMCAD PCB Translator кажется умеет
-
Всем спасибо. Нашел способ. Если кому интересно, то могу сообщить как.
Интересно, сообщите пожалуйста.
-
В autocad контур полигона – polyline.
В allegro file->import->dxf, в layer conversion file создаем new
subclass, OK->import.
Затем edit->zcopy клик мышой на импортированный контур.
-
подергайте шейпу (ecли динамическая), например shape > edit boundary
-
Установите Setup > drawing size > accuracy = 4
-
allegro.dll
положить в ...\...\capture\netforms\
в Capturе использовать Create Netlist -> Other -> Formatters -> allegro.dll
-
Спасибо.
Посмотрел в 9.2 версии. Нету там такой библиотеки. :(
allegro.dll могу выложить или выслать
-
Попробуйте так:
Tools\create netlist\other\allegro.dll ….
(если allegro.dll отсутствует – взять со старого OrCADa)
-
В подобных случаях поступаю так нетлист (любой текстовый формат)
в Exel, а в Exel-е руками в Allegro формат.
Занимает не более часа.
-
Пожалуйста помогите кто может.
Где найти пример чертежа для изготовления печатной
платы (т. называемый Fabrication drawing) с применением
blind/buried отверстий. Желательно на английском.
-
Пожалуйста помогите кто может.
Где найти пример чертежа для изготовления печатной
платы (т. называемый Fabrication drawing) с применением
blind/buried отверстий? Желательно на английском.
-
Посмотрите Allegro от Cadence - умеет все и ресурсов не требует.
-
Согласен с rifch.
-
Из любого CADa можно транслировать в DXF, а затем совмещать в Автокаде.
-
IPC file можно получить при помощи скрипта.
Они есть в инете (key word = IPC-D-356A_Netlist_Extractor)
Если надо, скажи куда, закину (~10k zip) .
-
JUL огромное Вам спасибо за подробную и
квалифицированную помощь.
Вы мне очень помогли.
-
Специалисты по PADS пожалуйста помогите:
Kак создать via без сверловки (surface mount ) для тестовых
площадок (test point)?
-
Спасибо за помощь.
Руками не хотелось - кусок работы добавляется.
-
Пожалуйста подскажите, кто знает, как упросить PADS не
удалять трассы во время file/import/xxxx.eco (команда
*DELPIN* Ux.x NETxxx ), a переименновывать их (трассы).
в схеме переделанны несколько цепей, а куча цепей
просто переименовалась.
-
В Allegro это тоже очень просто.
-
если вы трассируете DDR и нужно выравнивание длин проводников
то посмотрите -
___www.intel.com/technology/memory/ddr/specs/ddr_unbuff_dimm_spec_09.htm
должно помочь
-
Огромное спасибо Jul, KA_ru, Vadim, ..., ... .
С проблемой разобрался.
Кому интересно:
Если трасса лежит на пине но не подключенна к нему -
то получим в statistic репорте "Partially 3 Unrouted: 1"
т.е. в моем случае было 4 таких трассы.
Репорта какие конкретно трассы и пины "Partially 3" и "Unrouted: 1" не
нашел.
Искал "не подсоединения" по всей плате глазами.
Allegro 15.1 Как отменить seelkscreen updating во время placement?
в Cadence
Опубликовано · Пожаловаться
Если можно поподробней пожалуйста.