IRINA_TAROUSA
Участник-
Постов
28 -
Зарегистрирован
-
Посещение
Весь контент IRINA_TAROUSA
-
Влагозащита параксилиленом
IRINA_TAROUSA опубликовал тема в Пайка и монтаж
Подскажите, где в Москве можно сделать влагозащиту параксилиленом печатных плат в Москве. Про Базальт в Питере мы знаем. -
Разводка круглой платы
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
В разводке круглая плата, элементы установлены под углом. Как правильно настроить Editor Control в Xpedition PCB? Получается либо под прямым углом выводится связь, либо под 45. -
ошибка при упаковке
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
Исправила так: в схеме в кристалле перенесла сигнал на другой вывод, он относится к группе I/O, cделала упаковку и прямую аннотацию и переразвела сигнал на плате. По другому не знаю как. Но ошибка исчезла. -
ошибка при упаковке
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
Развожу печатную плату в Expedition. Плата с БГА корпусом, почти всё уже сделала. Внесла в схему изменения, делаю прямую аннотацию, выдаются 2 ошибки при упаковке: ERROR: Connectivity error in CES configuration - does not match Flat configuration: Physical net "IN_3_DHR-78" is incorrectly connected to CES pin UID=(1090,207,52). Flat net "IN_3_DHR-78" has no corresponding connection. ERROR: Connectivity error in CES configuration - does not match Flat configuration: Physical net "I_CLK1HZ_PR1_1" is incorrectly connected to CES pin UID=(1090,172,52). Flat net "I_CLK1HZ_PR1_1" has no corresponding connection. Доработку вносила не по этим цепям, по другим. ВГА почти весь разведён, две цепи эти тоже разведены, все проведено, и до настоящего момента не выдавалось никаких ошибок. Где в CESe посмотреть? Не делает Package, пишет, что WARNING: All of the required changes could not be made resulting in 2 errors. The Common DataBase will not be updated under these circumstances. -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
Сделала, в CESe есть опция Comstraints Defifnition и там есть SMDPAD to TRACE, вот там и было 0.254. Как поменяла на 0.15, все нормально разводится. Спасибо за участие, советы, сканы. Конечно, CONSTRAINTS DEFINITION в разделе EDIT. -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
В том то и дело, что 0,1 не проходит в проекте тоже, никакой проводник не проходит. Именно поэтому я и делаю вывод о запрете разводки между площадками по 1 слою, а где это может быть? все пробовала, не помогает и запрет именно по 1 слою, потому как между 2 переходами 0,5 по диагонали от площадок я провожу проводник нормально -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
Вроде все так. Попробовала в библиотеке в самом элементе вывести, всё развелось, а в проекте не выводится, и не понимаю, где запрет этот стоит. -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
я тоже не могу зайти в ваш проект, мне бы Editor Control посмотреть, может там что не так, все конструкторские параметры я проверила в CES, там везде 0.15 -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
там лежит архив PCB https://yadi.sk/d/AKuLnqQydGjht -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
Проверила, проводник 0.15, зазоры 0.15, не выводится и всё. Пишет вот что: PLOW REPORT ----------- 17:26:37 Tuesday, December 09, 2014 Host Layout Design: O:\otd\s119\Projects Mentor Graphics\PI\PCB\PI.pcb Plow Failed due to the following violations not resolved: Violation Pair 1 PUSHER: 2-point Path: (75.4,21.4)-(75.4,22.1) @ Layer: 1 Net: EDGE_REQ_B PUSHEE: Pin: 1-1-layer 'BGA-05' D4/A23 @ (75.0,21.8) Net: CE2 Violation Pair 2 PUSHER: 2-point Path: (75.4,21.4)-(75.4,22.1) @ Layer: 1 Net: EDGE_REQ_B PUSHEE: Pin: 1-1-layer 'BGA-05' D4/A22 @ (76.0,21.8) Net: EDGE_AD15 -
Разводка БГА
IRINA_TAROUSA ответил IRINA_TAROUSA тема в Работаем с трассировкой
САПР - Expedition. -
Разводка БГА
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
Для разводки БГА-676 контактов сделала зону в Rule Area, в CES установила в этой зоне правила: проводник 0.15, зазор 0.15 трасса-трасса, трасса-площадка, трасса -переход. Не разрешает проводить со 2 ряда по первому слою без перехода. Уменьшала зазор трасса - площадка до 0.12, не проводит все равно. Если посчитать, то должно проходить: 1-0,5-0.15= 0.35:2=0.175. Подскажите, где стоит какой-то запрет. Шаг БГА 1 мм, площадка 0.5. -
Птица стоит, но я разобралась. Я конструктив экспортировала из Пикада, и в нем сделал компоновку, не прорисовала Route Border. Как прорисовала, всё стало заливаться. Спасибо.
-
Заливка поверхности на сигнальном слое.
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
Работаю в Expedition. Подскажите, почему не прорисовывается заливка поверхности на сигнальном слое. Вроде всё делаю как всегда: прорисовала зону Plane Shapes, подключила к цепи, Plane Data State установила Dynamic в опции Plane Assignments, и ничего не происходит, не заливает, пустой прямоугольник. -
Сбой при работе с библиотекой
IRINA_TAROUSA опубликовал тема в Siemens EDA - Xpedition, PADS (ex. Mentor)
При работе в Library Manager в редакторе корпусов Cell произошёл сбой, завис компьютер. После перезагрузки компьютера библиотека загружается, но библиотека корпусов не отвечает, значок становится неактивным. При загрузке PDB загружается деталь, отображается и символ, и корпус. Есть ли возможность восстановить библиотеку корпусов? Как сделать её активной? -
Спасибо за конкретный ответ. Я тоже уже решила, что должна быть прокладка, приклейка и формовка выводов.
-
посадочное место под корпус 5133.48-3
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
Есть микросхема в корпусе 5133.48-3. Выводы снизу. Площадки (футпринт) должны ли заходить под корпус, чтобы та часть вывода, что под корпусом, тоже лежала на площадке или необязательно? ТУ в наличии нет на эти микросхемы, можно ли эти выводы обрезать? Производство со всеми предъявлениями. -
формовка корпуса MQFPT68
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
Формовки какой фирмы используют для формовки выводов микросхемы АТ681166H в корпусе MQFPT68? На фанкорт.ком смотрели, не нашли формовки для такого корпуса. -
корпуса LGA
IRINA_TAROUSA опубликовал тема в Изготовление ПП - PCB manufacturing
Разработчики применяют микросхему в корпусе LGA 624. Мне как конструктору поставлена задача найти российское производство, где изготовят ПП с разводкой таких корпусов и установят на плату эти корпуса. Вопросов несколько: 1. делают ли у нас на российских производствах ПП класса HDI? ВНИИЦЭВТ, ГРПЗ или ещё где? 2. установка микросхем в корпусах LGA, как устанавливать, площадками на плату или сначала шарики наносить, как надо, какие плюсы и минусы . Поделитесь опытом. -
Уже устанавливала микросхемы в корпусе Н02.8, площадки делала 0.5х3, под корпус подкладывала стеклоткань, всё приклеивали. Испытания все прошли, не отвалилось ничего, потом же ещё влагозащиту делали УР-231. А тут задалась вопросом как же всё-таки правильно, в наших даташитах никаких рекомендаций по посадочному месту.
-
Посадочные места под микросхемы
IRINA_TAROUSA опубликовал тема в Работаем с трассировкой
Всем привет. Надо сделать посадочные места под микросхемы в корпусах российского производства Н02.8 и Н02.16-1В. Корпуса металлокерамические, выводы длинные, более 4мм, выходят снизу. Площадка под вывод должна быть на всю длину вывода ( очень длинная получается, более 5 мм) или допустимо , чтобы площадка была только под распайку выводов? В ТУ предпочтительного футпринта нет. Выводы укорачивать нельзя. -
да, ладно, пусть делают, лишь бы сделали и заработала потом
-
нет, не надо на китайском надо только на российском про НИЦЭВТ спасибо что подсказали думали про Рязанский приборный завод ещё
-
Изготовление ГЖПП
IRINA_TAROUSA опубликовал тема в Изготовление ПП - PCB manufacturing
Надо изготовить ГЖПП на российском предприятии. Где это можно сделать качественно, посоветуйте. -
Спасибо за сообщение по поводу андерфила. Не знаем ещё как насчёт применения этой технологии приборах для космоса, но будем иметь ввиду. Будем разбираться.