Kushtan

Доступ к памяти через cpu(насколько я понимаю, dma не поддерживается root комплексом PCI-express), но будет ли процессор выполнять операцию чтения последовательных ячеек памяти не в порядке их следования? Ведь это будет снижать эффективность работы кэша! Если есть необходимо выполнить последовательность не связных обращений к памяти то это имеет смысл.

Возможно ли такое: данные, записываемые драйвером в устройство подключенное через PCI-express, будут приходить не по порядку. Т.е. может ли быть нарушена последовательность транзакций передачи данных по шине PCI-express из оперативной памяти. Если да, то с чем это связано.

Помогите пожалуйста найти стандарт IEEE 1532 IEEE Standard for In-System Configuration of Programmable Devices Спасибо

Что касается алгоритма программирования, то он описывается стандартом IEEE 1532 и представляет собой ISC state-автомат в виде надстройки над стандартным TAP автоматом. Подробности можно найти в самом стандарте или в краткой форме в описаниях от производителей. У Xilinx, например, подробное описание алгоритма загрузки приводится в Platform User Guide отдельно по каждой платформе. Кто-нибудь знает, где можно достать стандарт IEEE 1532 безвозмездно?

Помогите пожалуйста найти описание стандарта IEEE 1532 : IEEE Standard for Boundary-Scan-based In System Configuration of Programmable Devices (IEEE 1532)