gosh

Добрый день. Раньше в своих изделиях применяли датчики тока: NRC03A-10[80]A-5mA-0.1class (сердечник из аморфного железа, высокая линейность и маленькая фазовая погрешность). Сейчас их не купить, или не могу найти поставщиков. Есть аналогичные по характеристикам от немцев (T60404-E4624-X502, T60404-E4626-X502), но дорогие и проблематично купить. Может кто подскажет еще аналоги?

Добрый день! Собственно вопрос в теме. Вдруг у кого есть такой раритет, поделитесь )

А действительно, зачем в этом случае с обоих портов писать.

Спасибо всем откликнувшимся за советы. Буду разносить на такт. А если по одному порту запись по другому чтение и тактовый сигнал на оба порта один, то коллизий не должно возникать?

Привет. Подскажите, что получится при одновременной записи разных значений в двухпортовую память по одинаковому адресу? Тактирование портов одним колоком.

Доброго времени суток. Сделал платку с AM4378, у которого к интерфейсу GPMC подключена FPGA. Разбираюсь GPMC, никак не могу осознать суть режима "Wrapping burst". Burst - понятно и работает. А wrapping что это и зачем? Поясните на пальцах, или ткните рылом в картинку )

Здесь удачная подборка рекомендаций: http://docs.toradex.com/102492-layout-design-guide.pdf - стр. 19: удаление плейна под большими падами; - стр. 28: переходные отверстия и конденсаторы при переходе дифпары на другой слой. Здесь тоже наглядные рекомендации, на стр. 44 про удаление меди под падами: http://www.nxp.com/files/training_presenta..._PCI_SMGIII.pdf

По разводке есть косяки в дифпарах: - для PCIe требуется выравнивание длин в паре не хуже 5 mil; - дифпара PE_R под чипом проходит над драным полигоном; - несимметричная разводка дифпар. Но это скорее всего не фатально. Конденсаторы С22, С23 в дифпре PE_T стоят 0805. Вообще туда можно ставить не крупнее чем 0402. И под падами надо убирать земляной полигон, иначе будет большая паразитная емкость. Это весьма критично. Попробуйте поставить туда конденсаторы 0402 и площадки урежьте, чтобы стали узкими. Еще очень критичные косяки: - Верхний и нижний слои залиты полигонами, причем не сделан достаточный отступ от дифпар. Полно участков где земляной полигон идет только вдоль одного из проводников пары. - при переходе дифпры на другой слой, рядом необходимо ставить переходные отверстия соединенные с земляными полигонами. Если же на одном слое для дифпары опорный слой питание, на другом земля, необходимо рядом с местом перехода ставить керамические конденсаторы 0,1uF 0402 между полиготом питания и землей. Вообще в полигонах на слоях TOP и BOT в данном случае нужды нет, они только все портят ( Еще, на ламелях слота некрасиво ставить переходные отверстия и перемычки между ними по середине. Возможно, все перечисленное совместными усилиями губит сигнал. Попробуйте заменить конденсаторы, но плату в любом случае надо переразводить. Скинул Вам свою плату, разведено в Альтиуме.

Я при помощи Windriver программульку сваял для прошивки, проектик могу скинуть. Там не шибко сложно оказалось. Купил сетевой адаптер на I210, с него передрал образ. Для своих адаптеров MAC адрес и настройки выводов на LED меняю. Скинул свою схемку, Вашу попозжее гляну внимательно. У Вас кварц 12МГц, а там 25 надо. Сопротивление R5 должно быть 4k99 +/-1%, стоит 4k7. Но это скорее имеет отношение к MDI. Контакты разъема PCIe PRSNT# и PRSNT2# должны быть замкнуты на плате, иначе система не видит что в слот что-то воткнуто и не подает на этот слот клок PECLK!!! Попробуйте это исправить, если не поможет будем дальше рыться. Ну и с моей схемкой сравните.

Если система не видит совсем, значит на PCIe не устанавливается линк. EEPROM на это не влияет. Если связь по PCIe работает, то под Win в диспетчере устройств будет виден как Ethernet Controller даже если EEPROM вообще не установлена. У меня EEPROM подключена через SPI, все заработало. Скиньте схемку, посмотрю. Могу свою показать. [email protected] Почему этот чип? Он вроде как уже не совсем свежий. Я перешел на WGI210... у него с питанием проще, жрет меньше и стоит дешевле. Еще для 82574 существует некий "пакет смерти", от которого он виснет намертво. Вроде как это устранено на уровне то-ли драйвера то-ли прошивки EEPROM, можете погуглить.

Добрый день! Есть железка на WGI210, интересно поднять на ней синхронизацию времени через PTP. Руководство не верит в успех, поэтому разоряться на покупку сервера времени не желает. Чем такой сервер можно заэмулировать, чтобы сделать первые шаги?

Как раз сейчас с этим АЦП работаю. Все получилось, но как-то много подводных камней поймал, хотя все они между делом описаны в даташите. На что стоит обратить внимание: 1. При вычитывании результатов измерения на DIN необходимо держать "0". Если же там будут какие данные, может словить как команду (DIN should remain low for the entire read operation.), стр. 30; 2. CSn переводить в неактивное состояние с некоторой задержкой: After the serial communication is finished, four or more tCLK cycles must elapse before taking CS high. Стр. 21; 3. Сигнал SCLK переводит DRDYn в неактивное состояние, даже если CSn не активный. Стр. 30. Если есть еще какой-нибудь слейв за этом SPI, будут коллизии; 4. Необходимо соблюсти временные интервалы на исполнение команд и при включении, стр. 27; 5. Бит DAISY_IN регистра CONFIG1 должен быть в "1". По схеме: 1. Надо не забыть корректно учесть задержку в цифровом изоляторе (типовая 32нс, максимум 50нс.) Получается, что на вход SPI данные от АЦП будут запаздывать относительно SCLK на 64...100нс. Соответственно этому должна быть выбрана частота SCLK. 2. Если входные сигналы однополярные, то нормально. Если двуполярый - надо делать среднюю точку (половина питания) и к ней цеплять входы Inxn. У меня работает в режиме RDATAC. Сигнал START так же программный, используются внутренние клок и источник опорного напряжения.

Спасибо, перестану напрасно мучиться )

Так и делаю, только не соображу что написать в Parameters, чтобы воспринял как "Differential Pаir Class". Если сделать ClassName, то создается NetClass

Это сделано, теперь надо разделить дифференциальные пары на разные классы. И сделать именно не "Net Class" а "Differential Pаir Class". В PCB можно создать "Differential Pаir Class" и натаскать в него пары, но это неудобно и хочется получать переносом из схемы.

Добрый день! Можно как-нибудь в схемном редакторе задать Differential Pair Class, чтобы не создавать его руками в PCB?

Например, в следующей ревизии платы надо добавить резистор или еще какую-то пропущенную мелочь. Каким путем это сделать с минимальными трудозатратами?

Начал изучать Allegro, сейчас использую Altium. Прям тошнит, но надо. В хелпе увидел такое предупреждение: "If you select the Annotate command after generating the board layout netlist, you will receive an error message stating that annotating at this stage may cause the board to go out of sync with the schematic design. This may cause further backannotation problems.". В Альтиуме добавлял/удалял/передвигал компоненты, это все просто синхронизировалось с PCB. Здесь тоже это как-то решается?

Делал на Spartan6, у которого аппаратный Endpoint. Поддержку прерываний и DMA контроллер писал сам, правда DMA только в одну сторону - от устройства в систему. Драйвер сделал в Jungo Windriver. Если интересно, схемку вышлю, опытом поделюсь. Тоже с таким приходится сталкиваться. Win7 помнит все что в нее втыкали, поэтому иногда приходится делать так: 1) Запустить командную строку командой cmd 2) В командной строке выполнить команду set devmgr_show_nonpresent_devices=1 3) затем start devmgmt.msc и запустить Диспетчер устройств 4) В Диспетчере устройств в меню Вид поставить галку Показать скрытые устройства 5) Раскрыть нужную ветку, найти отсутсвующее устройство (оно будет затемненным) и удалить его. Можно в батник оформить. Еще бывает полезно включить Write filter, чтобы ничего не приходилось чистить.

Все же хочется узнать подробности

Добрый день! В проекте на Spartan3A использую DCM. На вход подается 25MHz от внешнего генератора. С выхода CLK0_OUT 25MHz используется как тактовый сигнал для одних процессов, а с выхода CLKFX_OUT 100MHz как тактовый сигнал для других процессов. Сигнал частотой 100MHz не определяется как самостоятельный clock domain при создании Time Constrains. Так же при синтезе задержки для сигналов, тактируемых частотой 100MHz, определяются относительно входного тактового сигнала DCM 25MHz. В результате не могу сделать constrains для сигналов, тактируемых сигналом 100MHz относительно этой частоты. Процессы, тактируемые 25MHz и 100MHz независимые. Как сделать так, чтобы сигнал 100MHz стал самостоятельным clock domain? Уточню в чем проблема. Syntesys Timing Report выдает следующее: ========================================================================= Timing constraint: Default period analysis for Clock 'CLKIN_25' Clock period: 20.054ns (frequency: 49.866MHz) Total number of paths / destination ports: 981 / 107 ------------------------------------------------------------------------- Delay: 5.013ns (Levels of Logic = 8) Source: Inst_LCD_Ctrl/div_2 (FF) Destination: Inst_LCD_Ctrl/Tc_6 (FF) Source Clock: CLKIN_25 rising 4.0X Destination Clock: CLKIN_25 rising 4.0X ------------------------------------------------------------------------- То есть, получается что задержка для данного пути 5.013ns, но относительно CLKIN_25 минимальный период получается 20.054ns. А мне привязка к этой частоте 25MHz вообще не нужна. Если правильно понимаю, DCM обеспечивает нулевой сдвиг фазы между входным клоком и выходным сигналом CLKFX. Откуда тогда набегают эти лишние 15ns? Вопрос снят! Ядибил!

Проблема оказалась в размещении таблицы векторов прерываний. Здесь это описано: http://support.criticallink.com/redmine/pr...iki/StarterWare

Спасибо, заработало! Правда потом виснет, но уже прогресс есть! А нет! Ничего не работает все-равно, обознался! :( Сделал бинарник через CCS, содержимое полностью совпадает с тем что в "app.zip" но ни то ни другое не работает из-под u-boot так, теперь загрузилось, лампочками замигало... но только после того как запретил инициализацию и прерывания для LCD. Если этого не сделать - виснет!

А из .out получить бинарник, который можно запускать из u-boot можно?

Буду очень признателен если посмотрите. дергает: GP0_0, GP0_2, GP0_4, GP0_6 и рисует на LCD панели квадратик application.zip