А вот если в предложенном per_aspera_ad_astra коде прикоментировать строчечку DIPB => "00", то можно выиграть от 1 до 4 LUT превращенных в генератор 0, и тем самым заметно облегчить работу PAR... XST/MAP/PAR от ISE 9.x этот фокус прекрасно понимают (пользуюсь этим с ISE 8.x).
RAMB16_S4_S18_loop : for i in 0 to 1 generate
RAMB16_S4_S18_inst : RAMB16_S4_S18
port map (
DOA => DOA(i*4 + 3 downto i*4), -- Port A 4-bit Data Output
DOB => DOB(i*16 + 15 downto i*16), -- Port B 16-bit Data Output
DOPB => open, -- Port B 2-bit Parity Output
ADDRA => ADDRA, -- Port A 12-bit Address Input
ADDRB => ADDRB, -- Port B 10-bit Address Input
CLKA => CLKA, -- Port A Clock
CLKB => CLKB, -- Port B Clock
DIA => DIA(i*4 + 3 downto i*4), -- Port A 4-bit Data Input
DIB => DIB(i*16 + 15 downto i*16), -- Port B 16-bit Data Input
-- DIPB => "00", -- Port-B 2-bit parity Input
ENA => ENA, -- Port A RAM Enable Input
ENB => ENB, -- PortB RAM Enable Input
SSRA => SSRA, -- Port A Synchronous Set/Reset Input
SSRB => SSRB, -- Port B Synchronous Set/Reset Input
WEA => WEA, -- Port A Write Enable Input
WEB => WEB -- Port B Write Enable Input
);
end generate;
For YuP: CoreGen - это хорошо и главное быстро... но он далеко не всегда дает хорошие решения.
