Доброго времени суток.
По работе вынужден осваивать микросхемы GoWin (раньше работал только с Альтерой) и возникла проблема с моделированием с использованием проприетарных модулей.
Прошу помощи подсказать, как засунуть проект с IP модулями (использую HS_FIFO и ODDR, IDDR) GoWin в Aldec. Нашел инструкцию, которую дает Aldec.
https://www.aldec.com/en/support/resources/documentation/articles/2189
Собственно подскажите пожалуйста, что нужно делать по пункту "Preparing Libraries". Пользователь я бестолковый, к командной строке не привык, привык тыкаться мышкой и к интерфейсам "как для домохозяек".
Инструкция описывает порядок для Verilog, можно ли сделать то же самое на VHDL (привык я к нему и весь проект на нем)? Прекрасно понимаю, что можно встроить Verilog-файл, но мне нравится унификация.
