Благодарю.
А есть вариант, чтобы альтиум при этом замаскировал / затемнил невыделенные объекты?
Либо команда "замаскировать невыделенные объекты".
Хочется наглядно и ясно видеть, где на большой плате имеются связи с конкретным компонентом.
Ещё вопрос до кучи:
Можно ли выделить цепочку которая проходит последовательно через резисторы/индуктивности?
Потому что если на пути цепи стоит элемент R/L то, цепь разрывается и для неё создаётся новое имя, хотя концептуально это та же логическая цепь.
