Перейти к содержанию
Поиск
    

Alex77

Участник
 Профиль  Обзор контента

  • Постов

    721

  • Зарегистрирован

  • Посещение

  • Победитель дней

    1

 Тип контента 

Сообщения, опубликованные Alex77

  3. Опубликовано · Пожаловаться

    mpmc.pdf читал, а вот с сервис паком проблема: постоянно обрывается закачка(из самого ise обновиться не могу). Не могли бы вы залить апдейты куда-нибудь, откуда можно без проблем их скачать? Заранее спасибо.

    Все _апдейты_ занимают 2.6 ГБ. - выкладывать при моих возможностях никак. Одно могу сказать - после апдейта лучше - но не на 100 %. Есть мелкие проблемы.

  4. Опубликовано · Пожаловаться

    Возникла проблема: когда ставлю в MPMC SDR SDRAM, вылетает ошибка, что на такой частоте( ставил 100Mhz, 80Mhz) контроллер не может работать!

    А сервис пак ставили ? До ver 11.2 ?

    А mpmc.pdf читали ?

  5. Опубликовано · Пожаловаться

    Подскажите, а такое возможно

    чтобы процессор microblaze работал на частоте f

    а контроллер sdram на частоте 2f?

    Поясню зачем это нужно:

    память у нас 16 битная но может работать

    на частоте 2f и за это время сформируются

    данные шириной 32 бита.

    Если реальное sdram - то реально работает только 1f == 1f

  6. Опубликовано · Пожаловаться

    Xilinx Platform Cable USB (модель DLC9G) поломался после того, как я без задней мысли воткнул кабель во включенную плату.

     

    Симптомы поломки следующие: не зависимо от того, включена плата (которая подлежит конфигурированию) или нет, статусный светодиод светится оранжевым цветом, а iMPACT всегда пишет о неподключенном опорном напряжении (VREF) на контакте 2.

     

    Причем другим кабелем (PC4) плата конфигурируется на ура, а вышедший из строя кабель на других платах проявляет те же симптомы.

     

    :help:

    Не завалялась ли у кого-то из присутствующих здесь схема этого кабеля?

    Может у кого-то был похожий случай и удалось поправить положение?

     

    Буду очень признателен за любую помощь в деле возвращения кабеля к жизни.

    В теории по гарантии можно заменить ( 1 год)...

    На практике коробка дохлых DLC9G под столом...

    Официальной схемы нет (и кажется не предвидится).

    Однако если поискать на форуме то можно кое-что найти.

  10. Опубликовано · Пожаловаться

    Microblaze на 3E-500 не лезет вообще поскольку жрет не менее 700LE

    Лезет в 3E-500 и занимает около половины плисы. на всё остальное помещаются куча разной периферии.

  12. Опубликовано · Пожаловаться

    Хочу купить Спартан чтобы самому разобраться как работает и самому написать чего нибудь простое на VDHL

    Есть опыт работы с C и никакого опыта с VDHL и Xilinx ISE

    Есть вот такая недорогая платка Xilinx® Spartan™-3A Evaluation Kit

    http://www.em.avnet.com/evk/home/0,1719,RI...253DEVK,00.html

    Но она сильно урезана от спартана 3E - нет ни RS232 ни VGA

    Разница в цене в 3 раза

    Вопрос

    Насколько можно ожидать что Picoblaze и простые примеры лабораторных с родным или Digilent спартаном воспроизводимы на ней?

    или лучше не трахаться и купить родной спартан 3E ?

    Ведь насколько я понимаю все равно и RS232 разьем к этой плате можно подпаять подвесив на нужные выводы

    Кстати кто нибудь работал с этим китом?

    Спасибо

    В теории плата нормальная. Всё зависит от того чего хочется и за какие деньги.

    ГЛАВНОЕ что бы был загрузочный кабель для программирования FLASH ППЗУ и FPGA.

    Официальные от XILINX они стоят дороже этой платы (по крайней мере USB-JTAG стоит около 220$). Однако есть более дешёвые альтернативы. А может и сам загрузчик уже приложен к плате.

  13. Опубликовано · Пожаловаться

    Здравствуйте. Сразу извиняюсь за глупый вопрос, но познакомиться с ISE мне не повезло.

     

    При попытке создание проекта (New Project) комп думает 20 сек. и выдает ошибку GuiUtilities:Gq_Application.c:590:1.20

     

    может кто-то сталкивался с такой проблемой?

    Windows XP Service Pack 3, Xilinx ISE Design Suite 10.1

    Спасибо.

    А сервис пак №3 на Xilinx ISE Design Suite 10.1 ставили ?

  14. Опубликовано · Пожаловаться

    Почему сразу "вместо"? У меня ISE - проект верхнего уровня, а EDK - нижнего.

    А это что, к примеру: NET "led_out<7>" LOC = W21;? А UCF от EDK я вообще не использую.

    1) 66.666666 попробую обратно на 62.5, но 133 - это не умножитель, у меня на ките это внешний генератор.

    3) попробовать что ли шину XCL под ДДР2?

     

     

    1) По вопросу частоты:

    В system.mhs указано что внешняя частота 50 МГц ( PARAMETER C_CLKIN_FREQ = 50000000 )

    а вы утверждаете что используете 133 МГц с внешнего генератора. Это так ?

     

    BEGIN clock_generator

    PARAMETER INSTANCE = clock_generator_0

    PARAMETER HW_VER = 1.00.a

    PARAMETER C_EXT_RESET_HIGH = 1

    PARAMETER C_CLKIN_FREQ = 50000000

    PARAMETER C_CLKOUT0_FREQ = 66666667

    PARAMETER C_CLKOUT0_PHASE = 0

    PARAMETER C_CLKOUT0_GROUP = NONE

    PARAMETER C_CLKOUT1_FREQ = 133333334

    PARAMETER C_CLKOUT1_PHASE = 0

    PARAMETER C_CLKOUT1_GROUP = GROUP0

    PARAMETER C_CLKOUT2_FREQ = 133333334

    PARAMETER C_CLKOUT2_PHASE = 90

    PARAMETER C_CLKOUT2_GROUP = GROUP0

    PORT CLKOUT0 = sys_clk_s

    PORT CLKOUT1 = DDR2_SDRAM_mpmc_clk_s

    PORT CLKOUT2 = DDR2_SDRAM_mpmc_clk_90_s

    PORT CLKIN = dcm_clk_s

    PORT LOCKED = Dcm_all_locked

    PORT RST = net_gnd

    END

     

    3) это можно будет использовать когда заработает связка mpmc+ddr. (для ускорения выполнения программы процессором)

  16. Опубликовано · Пожаловаться

    Число IP-core что в 9.2.2 и 10.1.3 практически одно и тоже.

    Не для всех вариантов Плис. Для Spartan3AN с чипом XC3S700AN FGG484 они (разрабы) зачем-то закрыли кучу полезного, но это полезное перенесенное из другого проекта под другую ПЛИС работает и в S3AN. Спращивается - зачем мне лишние головняки?

     

    В примерах нету нормального проекта для Microblaze+MMPC. Что-то близко к теме есть в проекте с Web-сервером, попробую что-то выудить оттуда. Никто не в курсе что за шина XCL?

     

    Файлы прикрепил. В *.ucf у меня названия выводов соответствуют выводам проекта верхнего уровня (ISE), так что они немного отличаются от тех выводов, что в *.mhs, но соответствуют им функционально.

     

    Я так понял что используется ISE вместо EDK ?

    По мне если есть демо плата то лучше всего использовать EDK. потренироваться, а потом и в бой.

     

    В этом *.ucf задаются только типы интерфейсов, а распределение выводов отсутствует. Можно увидеть все *.ucf ?

     

    Это была лирика. теперь к делу.

     

    1) внешний тактовый генератор на 50 мгц. Зачем умножителем задано 66.666666 и 133,333333 мгц. Более прощее 62.5 и 125 тогда в mpmc можно будет точнее указать 8 нсек в место 7.499. C_MPMC_CLK0_PERIOD_PS

    2) ECC используется ? Это о сигналах DDR2_SDRAM_DDR2_DQS_n итд. По мне они здесь явно лишние.

    3) шина XCL? читать в описании cpu. в двух словах: это более быстрая шина чем plb ( как вариант используется между cpu и mpmc).

  17. Опубликовано · Пожаловаться

    Platform Studio and EDK

    Integrated development environment containing tools to facilitate the creation of your embedded platforms - FREE for 60 days!

     

    А это не соответсвует идее открытого проекта.

    открытый проект это:

    Бесплатная среда разработки ?

    Или бесплатный (или по другому открытый) IP-core ?

     

    Я что-то нигде не заметил исходных требований об "открытом проекте" у автора.

     

    ps: в mpmc есть еще что-то связаное с video

     

    Video Frame Buffer Controller PIM

    The Video Frame Buffer Controller (VFBC) allows a user IP to read and write data in two dimensional

    (2D) sets regardless of the size or the organization of external memory transactions. The VFBC can be

    used in video applications where hardware control of 2D data is needed to achieve real time operation.

    Typical video applications are: motion estimation, video scaling, on-screen displays, and video capture

    used in video surveillance, video conferencing and video broadcast.

    Features

    • 2D data transfers (32,640 bytes x 16,777,216 lines maximum and two 32-bit words minimum.)

    • Asynchronous FIFO command interface.

    • Separate asynchronous FIFO write and read data interfaces.

    • Configurable 32- or 64-bit NPI data width.

    • Independently configurable write and read data widths of 8-, 16-, 32-, or 64-bit.

    • Configurable FIFO depths.

    • Configurable almost full and almost empty flags.

    • Independent write, read, and command FIFO resets.

    • Flushable data FIFOs.

  18. Опубликовано · Пожаловаться

    В копилку...

    В EDK 10.1.3 появился ip-core XPS TFT

     

     

    The XPS Thin Film Transistor (TFT) controller is a hardware

    display controller IP core capable of displaying 256k colors.

    The XPS TFT controller connects as a master on the PLB

    V4.6 (Processor Local Bus with Xilinx simplification) and

    reads the video pixel data from PLB attached video memory.

    This core also connects as a slave to the PLB or DCR (Device

    Control Register) bus for the register access. This core is

    capable of configuring Chrontel CH-7301 DVI Transmitter

    Chip through I2C interface

  19. Опубликовано · Пожаловаться

    2) в процессоре

    4) К примеру http://www.xilinx.com/products/boards/s3as...nce_designs.htm

    5) Дык в хелпе написано

     

    А посмотреть можно ?

    *.mhs

    *.mss

    *.xmp

    В догонку:

    *.ucf

     

    Число IP-core что в 9.2.2 и 10.1.3 практически одно и тоже.

     

    Может пригодится

    http://www.xilinx.com/support/answers/29221.htm

     

    Я пользуюсь только EDK/SDK.

    ISE я не использую т.к. хватает возможностей EDK.

  20. Опубликовано · Пожаловаться

    1) У меня ISE 9.2.04i и то со Spartan3AN "сыроват" - урезана практическии вся база в создавалке корок IP(Coregen&ArhitectureWizard).

    2) какого еще кеша?

    4) полного проекта нигде не нашел

    5) а как пользоваться отладчиком SDK? В общем?

    7) пробовал задавать даже так:

    pMem[32] = 33264;

    pMem[132] = 44332211; - не помогло.

     

    2) в процессоре

    4) К примеру http://www.xilinx.com/products/boards/s3as...nce_designs.htm

    5) Дык в хелпе написано

     

    А посмотреть можно ?

    *.mhs

    *.mss

    *.xmp

  21. Опубликовано · Пожаловаться

    Я вот думаю, может и у меня mpmc не коректно работает с DDR2 по PLB из-за ее глючности? Не пойму в чем причина: пишу - читаю из памяти, и получаю "немного не то" что писал. Менял и частоту шины и размер загружаемых данных (32,16 бит), - ничего не помагает.

    На картинке приведена BlockDiagram моей системы.

     

    Может память нельзя так подключать?

     

    В моей ветке о проблеме немного подробнее: http://electronix.ru/forum/index.php?showtopic=50288

    Несколько замечаний:

    1) У меня сложилось ощущение что s3an + EDK10.2 сыроват. Я пытался сделать один и тот же проект на s3an и на s3e. Так вот на s3an компиляция не прошла (а может у меня руки кривые).

    2) возможны глюки при использовании кеша. (если его не правильно сконфигурить)

    3) Было много исправлений в mpmc с версии 3 по 4

    4) Я так думаю, что если есть демо плата то где-то должен быть заведомо исправный проект.

    5) Воспользоваться отладчиком в SDK ?

    6) Если пользоваться "волшебником" в EDK 9 почему-то не всегда правильно формируется C_MEM_DM_WIDTH в MPMC

    7) кроме всего прочего доступ к памяти должен быть выравнен на границу данных. Если писать / читать слово (4 байта) то и адрес должен быть кратен 4. (или я ошибаюсь ?)

  22. Опубликовано · Пожаловаться

    МПМС чето с СДРАМ не желает работать. Я решил эту проблему переходником на ОПБ и ОПБ_СДРАМ контроллером. Если У Вас с МПМС работает СДРАМ - я был бы благодарен за совет. Версия сапра 9.2, а плиска виртекс5

    Что значит не работает ?

    В 10.sp3 есть MPMC v4. Так в ней есть sdram & ddr. В свой проект заложил MPMC + sdram + spartan3e. Проект собирается. Будет печать посмотрим на результат.

    Да и в 9.2 MPMC + sdram тоже было. см в pdf.

    А opb шина мне видится ещё более тормознее чем plb.

  24. Опубликовано · Пожаловаться

    Столкнулся с такой проблемой. На работе стоит EDK 8.2. Дома поставил 9.2. При переносе проекта на домашний комп. EDK трансформировал его под новую версию, но оставил старые IP и соотвертственно шину OPB. Как найти и подсоединить IP более ранних версий с этой шиной, потому что в IP Catalog есть только новые IP под шину PLB? И можно ли в принципе в версии 9.2 создавать проекты с шиной OPB и соотвественно с IP того же микроблейза и других более старых версий?

    В настройках (в преференсах) EDK поставить галочки на опциях "Display Deprecated" или "Display Available Deprecated"

  25. Опубликовано · Пожаловаться

    Гениально !!!

    Стандартный вопрос: А софт которой версии ? А виндовс/linux ?

     

    В EDK + SDK 10.X я пользуюсь его средствами по компиляции плисы и программы и всё работает. Явных злобных глюков не наблюдаю.

×
×
  • Создать...