CloneCD

Я думаю, что в случае 1.8V и 3.3V данные должны располагаться по разные стороны от фронта, но всё-таки склоняюсь к противоположной расстановке: Для 3.3V данные должны быть после фронта а при 1.8V до. Вот почему я так думаю: 1. Время удержания (setup + hold) должно быть одинаковое. Т.е. внутренняя задержка работает как для setup данных так и hold, и на время удержания данных оно влиять не должно. 2. Ранее в документации я встречал только положительное Tsetup, и там по временные диаграммам оно отсчитывалось влево от фронта(положительное значит ДО, следовательно отрицательное ПОСЛЕ). Хотя Ваше рассуждение выглядит очень логично, но тогда есть не состыковка с двумя моими пунктами выше.

Добрый день. Столкнулся с отрицательным значением для Tsetup в документации на ЦАП AD9117. (Tsetup = -0.2 нс, Thold = 1.5 нс) В связи с чем возник вопрос, как всё-таки правильно задавать constrain'ы для внешних сигналов. Для выходных интерфейсов временные ограничения я задаю следующим образом (если принять разницу во времени распространения клока и данных по плате = 0): set_output_delay -clock {clock_name} -man Tsetup {port_name} -add_delay. set_output_delay -clock {clock_name} -min -Thold {port_name} -add_delay. Соответственно для AD9117: set_output_delay -clock {clock_name} -man -0.2 {port_name} -add_delay. set_output_delay -clock {clock_name} -min -1.5 {port_name} -add_delay. Смущает отрицательное Tsetup, что говорит о том, что данные на входе микросхемы должны быть установлены после прихода фронта, до 0,2нс (но можно и раньше). Тем самым минимальное время на которое должны установиться данные = Tsetup + Thold = 1.3 нс. Или я неправильно понимаю трактовку этого значения, и производитель указывает время Tsetup относительно фронта клока (т.е. если оно отрицательное, это значит что данные должны установиться за 0.2 нс до прихода фронта клока.), и тогда минимальное время удержания данных на шине должно быть = 1.7 нс. Сталкивался кто-нибудь с отрицательным Tsetup, и как правильно в таком случае задавать set_output_delay?