[lexx 0]

С ветерком вы доедете до своей лаборатории, где обложившись логическими анализаторами и всякими

чипскопами будете долго грустить, разбираясь почему 1000 раз алгоритм отработал правильно,а на 1001 почему то нет :(

 

Если на симуляцию этого уходит 1 день, то экономиться более 3-х лет (или у вас есть очень много лицензий, причем что в это момент делать остальным). А вот 1001-й как раз и можно запуститить на моделирование.

 

Симуляция отличается от синтеза, результат может быть отличен, особенно для "кривого кода". Хотя сам "кривой код" мало влияет на синтез, просто размер будет больше.

[Мур 1]

И добавлю...

Это не только кривая голова студента...

но еще беда в том, что его никто не смог научить тому, как надо..

Поэтому фраза: "Встречал аспиранта, который зарекся с FPGA не связываться ", тоже кое о чем говорит... Не научили на кафедре - это понятно. Академики и сами этого не знают. Но вот не научили на фирме, где он работает? Это уже говорит о "фирме"... :(

 

Я не стал бы так глобально обобщать.

Я в этом видел прежде всего нетерпение получить результат. С контроллерами все быстро и достаточно предсказуемо. С ПЛИС - сплошная рутина и напряжение до последнего прогона на железе.

 

Если на симуляцию этого уходит 1 день, то экономиться более 3-х лет (или у вас есть очень много лицензий, причем что в это момент делать остальным). А вот 1001-й как раз и можно запуститить на моделирование.

Порой внимательный просмотр RTL способен решить проблему и без симуляций. Проблему можно увидеть имея навыки схемотехники. В традиционном программировании такого быть не может.

 

Симуляция отличается от синтеза, результат может быть отличен, особенно для "кривого кода". Хотя сам "кривой код" мало влияет на синтез, просто размер будет больше.

Понимание кривизны в HDL дизайне более глобальное. Оно увязано прежде всего со схемотехникой RTL. В традиционном программировании такого быть не может.

 

[Flip-fl0p 4]

Тут, как мне кажется, может быть и не вся вина лежит на аспиранте. Не каждый ВУЗ этому учит. И, как мне кажется, проблема в самой системе образования.

Я, например, сужу по себе. Я 2015 г. закончил магистратуру по специальности «Проектирование и технология электронных средств». ПЛИС нам преподавали всего один семестр на первом курсе магистратуры, 2 пары в неделю всего. Специалистам и бакалаврам этот курс вообще не преподают... Все знакомство с ПЛИС - это самые основы языка AHDL, и задание тестирующих воздействий путём ручного редактирования waveform... Может быть всё дело в специальности, но на протяжении всего курса обучения (4 года бакалавриат и 2 года магистратуры) ни о каких UART, I2C, SDRAM нам не говорили, вообще ни о чём. Поэтому сейчас приходиться вечерами самостоятельно осваивать все это дома, порой мучая форум глупыми и нелепыми вопросами :smile3046:

Если честно, была бы возможность повернуть время вспять я бы не выбрал специальность по которой учился, а выбрал бы ту специальность где изучают то, что приходится самостоятельно осваивать. Хотя я приобрел неплохой опыт конструкторских работ, поскольку сам занимался этими работами вплотную. Может быть современный инженер как раз и должен быть развит во всех областях, а не только знать свою узенькую область.

Изменено 18 сентября, 2017 пользователем Flip-fl0p

[Golikov 0]

И насколько бы вам хватило бы этих знаний:)?

Когда я начинал USB было диковинкой в приборе, использовали LPT и COM порты компьютера, причем часто без драйверов. А сейчас адаптивные фильтры, нейронные сети, HDMI, DDR и т.п.

 

 

 

 

 

[Flip-fl0p 4]

И насколько бы вам хватило бы этих знаний:)?

Когда я начинал USB было диковинкой в приборе, использовали LPT и COM порты компьютера, причем часто без драйверов. А сейчас адаптивные фильтры, нейронные сети, HDMI, DDR и т.п.

Сложно сказать, но часто не хватает элементарных базовых знаний. А в книгах часто про эти вещи и не пишут. Да и вообще, читая книги возникло такое ощущение, что их авторы сами никогда ничего не проектировали на ПЛИС.

Благо сейчас достаточно часто попадаются неплохие статьи для обучения, в частности "краткий курс hdl" и пр.

[iosifk 3]

Благо сейчас достаточно часто попадаются неплохие статьи для обучения, в частности "краткий курс hdl" и пр.

А что же тогда мои лекции слушать не захотели?

 

[Flip-fl0p 4]

А что же тогда мои лекции слушать не захотели?

Если честно, то мне показалось, что я в достаточной степени смог освоиться, чтобы продолжить изучать FPGA самостоятельно. Хотя может я и ошибаюсь.

На данный момент у меня не возникает проблем при описании поведения схемы, которое мне необходимо. Скорее у меня возникают проблемы с придумыванием алгоритма работы той схемы, которая мне нужна.

К примеру если взять мою последнюю задачу, которую я решал (прием данных по DVI) то основная проблема была не в разработке структуры проекта и описании его блоков. А проблема была в разработке алгоритма блока нахождения середины окна данных. Т.е тут знания языка HDL не поможет никак...

Хотя хочется чуть больше узнать о методиках верификации сложных проектов в частности о методологии OSVVM. Ну и подсмотреть как происходит анализ данных моделирования. Сомневаюсь что на сложных проектах смотрят временные диаграммы.

Ни в коей мере не сомневаюсь в качестве Ваших лекций, просто такое ощущение, что на них я не узнаю ничего принципиально нового. Поправьте если я ошибаюсь.

 

[VCucumber 0]

там же есть какие-то предупреждения о нарушении времянки ? а всё остальное решается синхронным дизайном, я не прав ?

 

[Flip-fl0p 4]

там же есть какие-то предупреждения о нарушении времянки ? а всё остальное решается синхронным дизайном, я не прав ?

А вы о чем ?

 

[VCucumber 0]

А вы о чем ?

о временных диаграммах и конечной скорости распространения сигналов

[Mad_kvmg 0]

Ни в коей мере не сомневаюсь в качестве Ваших лекций, просто такое ощущение, что на них я не узнаю ничего принципиально нового. Поправьте если я ошибаюсь.

Не слушайте Огруцова, он снова впал в режим чат-бота, отрывочные фразы с нулевой смысловой нагрузкой.

А вот отец Иосиф готов потратить свое время и передать Вам немного своих знаний, не стоит этим пренебрегать!

 

К примеру если взять мою последнюю задачу, которую я решал (прием данных по DVI) то основная проблема была не в разработке структуры проекта и описании его блоков. А проблема была в разработке алгоритма блока нахождения середины окна данных. Т.е тут знания языка HDL не поможет никак...

Хотя хочется чуть больше узнать о методиках верификации сложных проектов в частности о методологии OSVVM. Ну и подсмотреть как происходит анализ данных моделирования. Сомневаюсь что на сложных проектах смотрят временные диаграммы.

В правильном Вы направлении думаете.

Но это наша реальность, берут человека, обрисуют задачу в общих чертах и вперед давай через время N выдай нам рабочую прошивку. Делай как хошь, ты же в институте учился.

25 лет как нет совка, так сколько еще он будет жить в головах?

Читайте книги по верификации, проектированию, инструментарию и бегите подальше из этой конторы, туда где будут старшие (опытные) коллеги, нормальная

организации труда, там вы будете прогрессировать гораздо быстрее, чем барахтаясь в одиночестве, спасая Россию (свою контору).

 

[Мур 1]

Хотя хочется чуть больше узнать о методиках верификации сложных проектов в частности о методологии OSVVM. Ну и подсмотреть как происходит анализ данных моделирования. Сомневаюсь что на сложных проектах смотрят временные диаграммы.

"Да кто ж тебе даст!..."

Финансисты смотрят на ПЛИС, как на что-то предельно простое и доступное. Модуль надо сделать в 2 раза быстрее!.. Какая учеба?... Учеба в бою!..

К тому же устоялось мнение, что проектирование контроллеоров сложнее ПЛИС. На рассуждения о методиках смотрят с искренним снисхождением. Дескать - у нас недавно студенты работали и отдельные квадратики лихо показали. Что там сложить жопка до жопки костяшки домино?... Какие бенчи? Сразу на железе!... А?...

[lexx 0]

На ASIC такой подход не сработает, тут сперва 10 раз отмеришь и проверишь, а потом все равно сидишь, нервничаешь и ждешь ревизии, чтобы вздохнуть когда все тесты пройдут. Human factor никто не отменял на SoC.

 

У нас из языков только курс VHDL-я был и немного EDIF-а, но не не пригодилось от слова вообще. Если первый никак не используется, то второй только как промежуточный формат, файл которого никто и никогда не открывает.

Язык можно выучить, но нужно понимание что и куда растет.

 

Легко и просто работать когда выстроена структура разработки, тогда можно легко собрать план и график работ, а также еще останется на оптимизацию процесса.

[iosifk 3]

Ни в коей мере не сомневаюсь в качестве Ваших лекций, просто такое ощущение, что на них я не узнаю ничего принципиально нового. Поправьте если я ошибаюсь.

 

Спасибо Mad_max.

 

По поводу "проектов".

Переварил эту переписку и вижу с одной стороны у ТС - "не хватает базовых знаний", а с другой - "и так кое-что умею"...

А теперь вопрос: проект - это только HDL кодирование и тестбенчи? Или по-другому. Является ли умение писать на HDL достаточным для того, чтобы сказать что "умею"?

 

Теперь о том, что написал Мур.

Если менеджмент в фирме российский, то возможно, что кто-то чему-то и научит. Но ведь сейчас никто не хочет растить себе конкурентов.

А уж если менеджмент иностранный, то точно "каждый сам за себя". "Вот я тебе буду полчаса расказывать как надо, а потом придется в выходной из-за этого выходить работать" - вот что я проходил вживую... У меня есть статья "про инофирмы". Там это подробно написано.

 

Учиться конечно надо. Везде, где только возможно. В одной книге прочитал, что учиться надо так, чтобы первая производная от объема знаний была хотя бы на прежнем уровне... :)

[Мур 1]

По поводу "проектов".

Переварил эту переписку и вижу с одной стороны у ТС - "не хватает базовых знаний", а с другой - "и так кое-что умею"...

А теперь вопрос: проект - это только HDL кодирование и тестбенчи? Или по-другому. Является ли умение писать на HDL достаточным для того, чтобы сказать что "умею"?

 

Теперь о том, что написал Мур.

Если менеджмент в фирме российский, то возможно, что кто-то чему-то и научит. Но ведь сейчас никто не хочет растить себе конкурентов.

А уж если менеджмент иностранный, то точно "каждый сам за себя". "Вот я тебе буду полчаса расказывать как надо, а потом придется в выходной из-за этого выходить работать" - вот что я проходил вживую... У меня есть статья "про инофирмы". Там это подробно написано.

 

Учиться конечно надо. Везде, где только возможно. В одной книге прочитал, что учиться надо так, чтобы первая производная от объема знаний была хотя бы на прежнем уровне... :)

 

Да я и не считаю себя профи!... И откуда ему взяться профессионализму, когда все делается бегом и лидера нет, который бы имел шишки современных методов? Частые переключения между отдаленными тематиками...

Проектов 20 за плечами есть. Не робею... Отдача есть, вот и держат "у ноги"....

Пробелы признаю(в области констрейнов), тем более для идеологий Альтеры и Хилых они совсем не близки!... Пока петух не клюнет,- в доку не погружаюсь. Знаю где искать и что на каком этапе актуально...

 

А так по жизни, только где пригреешься, - хресь!- начинай сначала!