[AndyBig 8]

Когда-то я задавал вопрос - будет ли нормально работать контроллер + SDRAM, разведенные всего по двум слоям. Теперь могу сказать - работает прекрасно на частотах вплоть до 100 МГц :). При этом использованы только демпферные резисторы 68 Ом на стороне контроллера.

[Evgeny_CD 0]

Когда-то я задавал вопрос - будет ли нормально работать контроллер + SDRAM, разведенные всего по двум слоям. Теперь могу сказать - работает прекрасно на частотах вплоть до 100 МГц :). При этом использованы только демпферные резисторы 68 Ом на стороне контроллера.

:cheers: Колитесь! Что за контроллер, разрядность шины, что еще на шине висит, ну и фотку платы хорошо бы!

[AndyBig 8]

Контроллер - AT91RM9200, два 64-мегабитных чипа SDRAM, каждый с 16-битной шиной данных, подключены по 32-разрадной шине данных, на шине больше ничего не висит.

Фотографии прилагаю:

[Evgeny_CD 0]

Впечатляет! Ничего не скажешь. А FB1 - это фер. шайба для того, чтобы из сплошной земли по периферии платы на получился паразитный контур?

Вообще разведено суперски - просто можно учиться разводить по этой плате.

 

Boot'иться из DataFlash, насколько я понимаю?

 

Почем девайс будет продаваться?

 

Эх, еще бы порт eCOS для это штуковины...

Какие-то куски есть, но полноценного порта нет.

http://www.open-research.org.uk/ARMuC/Ecos_At91rm9200.html

 

P.S. еще одно потдверждеие того, что AT91RM9200 весьма устойчив по шине

http://nee-arm.narod.ru/IMG_4298.JPG

http://nee-arm.narod.ru/

Говорят, там Linux на 60 Мгц шины работает :blink:

[AndyBig 8]

FB1 соединяет в одной точке периферийную и общую земли. Периферийная земля - это от корпусов разъемов :).

Спасибо за лестный отзыв о разводке, но думаю, можно было развести и более аккуратно и правильно... Но это мой первый опыт ручной разводки такой достаточно сложной схемы, да еще и на скоростя свыше 20 МГц :). С другой стороны, раз работает - значит разведено нормально :)).

 

Да, грузится из DataFlash loader, дальше инициализирует периферию, в том числе SDRAM, затем из этой же DataFlash он грузит в SDRAM основную рабочую прошивку и передает ей управление. Второй чип DataFlash используется для хранения внутренних программ, выполняемых виртуальной машиной. Кроме того на плате стоят RTC, термометр, чип Ethernet, RS232, развязка и разъем для непосредственной прошивки загрузочной DataFlash. Предусмотрено два периферийных разъема по 16 бит + питание 3,3 и 5,0 вольт на каждый.

 

Это будет платой управления полноцветным светодиодным табло высокого разрешения, выполняется под заказ, поэтому на продажу как отдельной платы не расчитываем. Тем более, что в схемотехнике выявлена пара ляпов, исправления которых видно на фото (желтые проводки :) ).

 

Но в принципе ничего не мешает дозаказать этих плат еще, если у кого-то будет желание поиметь их :). За подготовку-то платить уже не надо...

 

http://nee-arm.narod.ru/IMG_4298.JPG

Это не то что впечатляет... Я просто в шоке! Сколько ж надо иметь терпения и усидчивости...

[Shuuura 0]

Сколько времени ушло на разводку?

[AndyBig 8]

Чистого времени - около 30 часов - на размещение и разводку.

[dch 0]

68 Ом

из каких сображений?

[AndyBig 8]

Из рекомендуемого диапазона 47-75 Ом. Кроме того, я симулировал эту часть разводки в HyperLynx, там с этими номинала ми так же результаты получше, чем с 33 или 47.

[slava2005 0]

Я бы купил голую платку. Возможно ?

[NickS 0]

А как вы проверяли, что работает нормально?

 

У нас был опыт изготовления ARM + SDRAM на двухслойке.

Однако, при непрерывном работе теста памяти (чтение запись буфера случайными числами)

Возникала одна ошибка в несколько часов.

[Alex B._ 0]

Возникала одна ошибка в несколько часов.

На 4-слойке повторяли?

[AndyBig 8]

Я бы купил голую платку. Возможно ?

К сожалению, этот вариант платы содержит несколько недочетов и ошибок, которые прихошлось исправлять проводками :). После окончательной проверки и отладки всей периферии плата будет переделываться с учетом полученных результатов, тогда, я думаю, можно будет и купить ее.

 

Я оставлял работать на 12 часов в непрерывном процессе записи и проверки различных комбинаций (0xFF, 0x00, 0xF0, 0x0F, 0xAA, 0x55), ни одной ошибки выявлено не было. Частота шины при этом была 100МГц.

Тем более, закладываться на 100 МГц мы не собираемся, будем использовать или 80 или 90.

[slava2005 0]

К сожалению, этот вариант платы содержит несколько недочетов и ошибок, которые прихошлось исправлять проводками :). После окончательной проверки и отладки всей периферии плата будет переделываться с учетом полученных результатов, тогда, я думаю, можно будет и купить ее.

 

Ну проводками нас не испугаешь :)

 

Вообщем, я готов прикупить платку.

[VslavX 0]

Хм.. В "мохнатом" 2001-ом я разводил S3C44BOX и SDRAM на 2-х слойке. Был всего один 16-битовый чип, заработал на 66МГц и разогнался до 75. На шине адреса/данных сидела еще 128K флеша и альтерка для ISP (на тот момент я JTAG только начинал ковырять). Все трассы были максимально короткими (не более 2500 милс) и как правило daisy chained.

Проект был успешно запущен, оттестирован, дело шло к завершению. Ничто не предвещало опасности, был обычный день - пятница, 13... Я как обычно ковырялся с платой - дописывал звук - на I2S был прикручен кодек CS4222. Поскольку I2S у BOX не очень хорош, то был использован режим slave, все тактовые формировались упомянутой альтеркой PM3064.

Так вот - я бодренько слушаю c платы современную аранжировку Штрауса, как мне начинает казаться что это дело иногда подхрипывает и похрюкивает. Долго и тщательно проверяется софт, все ints latency, DMA, прошивка альтерины. Хрюкает зараза. А потом я случайно забыл снять сигнал MUTE с кодека - и услышал хрюки и хрипы в чистом виде. Причем четкая корреляция с воспроизведением по I2S. Аналоговая часть уже была вылизана и отлажена, поэтому на нее я даже грешить не стал.

В-общем, долго ли-коротко ли, выявилось следующее - генератор фазовых сигналов кодека на альтерине глючил в тот момент, когда процессор обращался к определенным адресам SDRAM. То есть тупо производишь выборку нескольких байт по определенным адресам и получаешь хрип "замьюченного" кодека. Потому как на выходе альтерины тесно связанной со SDRAM имеем пички длительностью менее 1 нс (имеющимся на тот момент у меня скопом их так и не увидели).

Ну, времени я на этот глюк убил прилично - и шины питания/земли 2x2мм мощные привешивал, и частоту снижал - один хрен. В итоге таки выяснилось, что при работе SDRAM наводились помехи на входы ПЛИС c совершенно другой стороны TQFP корпуса, поставили кондеры 100pF на ближайшую землю - и усе стало хорошо. Потом эту же плату изготовили на 4х слоях с почти такой же топологией - я специально потестил без этих доп. кондеров - никаких проблем уже не было.

Лично мое ИМХО после этой истории такое - сделать SDRAM на 2-х слоях можно, но лучше - не нужно :-) Ты уже рапортуешь заказчику что все - зашибись, а оно такое вылазит - ой-ей :(

Будем надеяться - у Вас не вылезет :)

 

P.S. По разводке PС133 у интела неплохо и доступно рассказано:

HW design guidelines

 

 

 

BTW, если предполагается какая-либо сертификация - то при испытаниях на ЭМС - системы с внешней шиной памяти на 2-х слоях и на 4-х слоях - это "две большие разницы" :) Для микроконтроллеров с памятью внутри (типа SAM7 или AVR) - почти никаких различий.