Lmx2315 5 19 июня, 2018 Опубликовано 19 июня, 2018 · Жалоба Такой вопрос: Набрёл я на сайт - http://www.alterawiki.com/wiki/Cyclone_V_T...Design_Examples там скачал этот архивчик: Cv_custom_auto_sync_sm_qii15.0.zip (http://www.alterawiki.com/wiki/File:Cv_custom_auto_sync_sm_qii15.0.zip) можно его как-то промоделировать в Active-HDL , а то у них инструкция только для модельсима , а сам я с налёту не решил проблему. Спасибо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 16 19 июня, 2018 Опубликовано 19 июня, 2018 · Жалоба Там всё делается в тиклевом скрипте. От Моделсима всего четыре команды: vlib -- создать библиотеку vmap -- связать имя библиотеки с каталогом vlog -- скомпилировать Верилог-исходник vsim -- запустить симуляцию. Замените на аналоги в Альдеке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 33 19 июня, 2018 Опубликовано 19 июня, 2018 · Жалоба Приветствую! ... можно его как-то промоделировать в Active-HDL , а то у них инструкция только для модельсима , а сам я с налёту не решил проблему. Щас мы за Вас поработаем ... В простейшем случае заменяете в скрипте vlog/vcom/vlib на (надо же совпадение какое) alog/acom/alib. Запускаете скрипт в Active-HDL и ... смотрите какие ошибки компиляции будут - может придется еще и ключи запуска подправить. ... уф, наработался :) пора обедать. Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 5 19 июня, 2018 Опубликовано 19 июня, 2018 · Жалоба спасибо за отклики, только похоже что мой Active-HDL 10.4 и без перевода жуёт моделсимовский тикль. У меня проблемы с путями, с переменными и с дешифрованием. Причём если в оболочке тыкать в правильном порядке (как в скрипте) то файлы компиляться , а если через скрипт - то нет. Причём некомпилятся и ошибок не пишут. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться