Andy111 0 5 декабря, 2017 Опубликовано 5 декабря, 2017 · Жалоба Добрый вечер. Стал изучать PCB дизаин одного из примеров в Altium Designer 16.0.(C:\Users\Public\Documents\Altium\AD16\Examples\DB31 Altera Cyclone II F672). Непонятен один момент. Дорожки которые идут к BGA корпусу ПЛИС прерываються заштрихованной линией (см. рисунок). Не могу понять что Altium хочет показать этими штриховками) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
hasl 0 5 декабря, 2017 Опубликовано 5 декабря, 2017 · Жалоба коза по разным цепям Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uladzimir 60 6 декабря, 2017 Опубликовано 6 декабря, 2017 · Жалоба Добрый вечер. Стал изучать PCB дизаин одного из примеров в Altium Designer 16.0.(C:\Users\Public\Documents\Altium\AD16\Examples\DB31 Altera Cyclone II F672). Непонятен один момент. Дорожки которые идут к BGA корпусу ПЛИС прерываються заштрихованной линией (см. рисунок). Не могу понять что Altium хочет показать этими штриховками) Там есть функция тасовать выводы-- в этих местах (разрывается) и смотрит, как лучше Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
musa 11 6 декабря, 2017 Опубликовано 6 декабря, 2017 · Жалоба Не могу понять что Altium хочет показать этими штриховками) Ну так ткните мышкой в эти сеточки и посмотрите нарушения. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex Ko 3 6 декабря, 2017 Опубликовано 6 декабря, 2017 · Жалоба Это не нарушения, это Subnet Jumpers - по всей видимости, результат сваппинга пинов на FPGA с последующим автоматическим добавлением этих джамперов в разрывы цепей, мЕеньших заданного значения (Route - Add Subnet Jumpers) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Andy111 0 7 декабря, 2017 Опубликовано 7 декабря, 2017 · Жалоба Это не нарушения, это Subnet Jumpers - по всей видимости, результат сваппинга пинов на FPGA с последующим автоматическим добавлением этих джамперов в разрывы цепей, мЕеньших заданного значения (Route - Add Subnet Jumpers) Спасибо за ответ) Вроде разобрался, то есть был применен Escape routing и Pin Swapping для более быстрой и качественной разводки FPGA, а потом были добавлены Subnet Jumpers что бы не было необходимости вручную дотрассировывать цепи. И еще один глувый вопрос: получается что эти Subnet Jumpers в итоге (в Gerber файлах например) это ведь сплошная дорожка без разрыва? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uladzimir 60 8 декабря, 2017 Опубликовано 8 декабря, 2017 · Жалоба Сплошная Можете (и следует) сгенерировать гербера и просмотреть их Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться