go2winner 0 13 сентября, 2017 Опубликовано 13 сентября, 2017 · Жалоба Как лучше дизайн строить. Есть ситуации когда модуль нужно приводить в первоначальное состояние ( иногда счетчики, иногда модули ). Считается ли правильным решением пустить reset и управляющий сигнал через "или" и подать выходной сигнал на вход сброса модуля / счетчика/ ect.? Или есть более красивые варианты? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Mad_kvmg 0 13 сентября, 2017 Опубликовано 13 сентября, 2017 · Жалоба Вт в соседней ветке о том же практически https://electronix.ru/forum/index.php?showtopic=143597 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
go2winner 0 13 сентября, 2017 Опубликовано 13 сентября, 2017 · Жалоба Немного не то. Я имею в виду следующее. Пример. Пусть схема уже работает. Через некоторое время по опр. условию мне надо привести счетчик в начальное состояние. Я могу сигнал это сделать двумя путями. Через сигнал ресет, общий ресет и ресет счетчика от управления через логику пропустить и подать на сброс счетчика. Могу добавить сигнал Load. И путем его использования приводить счетчик в исх. состояние. Тоже самое с крупными модулями ( к примеру приемник и т.п.). Вопрос такой. Является ли корректно на вход ресета подавать сигал пропущенный через логику. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 13 сентября, 2017 Опубликовано 13 сентября, 2017 · Жалоба Немного не то. Я имею в виду следующее. Пример. Пусть схема уже работает. Через некоторое время по опр. условию мне надо привести счетчик в начальное состояние. Я могу сигнал это сделать двумя путями. Через сигнал ресет, общий ресет и ресет счетчика от управления через логику пропустить и подать на сброс счетчика. Могу добавить сигнал Load. И путем его использования приводить счетчик в исх. состояние. Тоже самое с крупными модулями ( к примеру приемник и т.п.). Вопрос такой. Является ли корректно на вход ресета подавать сигал пропущенный через логику. Если есть хост, то делаем так. Есть часть проекта, работающая с хостом. В ней должно быть предусмотрено автоматическое поддержание работоспособности. Для "надежных систем" это может быть вотчдог. А остальная часть проекта должна иметь возможность управляться от хоста. Это не обязательно "сброс", но некое определенное состояние. И их может быть несколько... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Mad_kvmg 0 13 сентября, 2017 Опубликовано 13 сентября, 2017 · Жалоба Вопрос такой. Является ли корректно на вход ресета подавать сигал пропущенный через логику. Глобальный ресет не надо объединять с какой-либо комбинационной логикой. Но локальный ресет, естественно, будет формироваться из синхронной и комбинационной логики. always_ff @ (posedge clk) begin if(~rst_n) begin cnt <= '0; end else if (clr) begin cnt <= 'h0 Сигнал rst_n - глобальный ресет с выхода синхронного элемента. Сигнал clr - локальный сброс, источником которого может быть и синхронная и комбинационная схема. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bogaev_roman 0 13 сентября, 2017 Опубликовано 13 сентября, 2017 · Жалоба Глобальный ресет не надо объединять с какой-либо комбинационной логикой. Но локальный ресет, естественно, будет формироваться из синхронной и комбинационной логики. always_ff @ (posedge clk) begin if(~rst_n) begin cnt <= '0; end else if (clr) begin cnt <= 'h0 Сигнал rst_n - глобальный ресет с выхода синхронного элемента. Сигнал clr - локальный сброс, источником которого может быть и синхронная и комбинационная схема. Это не всегда справедливо. В случае больших fanout и высоких частот clr может быть узким местом и будут временные ошибки - придется либо пропускать его дополнительно через локальный регистр, либо через клокконтрол. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться