[Funt 0]

Скажите пожалуйста, насколько реально перейти от разработки устройства в Quartus (описание устройства на Verilog) к проектированию своей ИС.

 

Можно-ли перейти после этапа синтеза в quartus'е к каким-то (каким?) другим продуктам, с помощью которых можно закончить проектирование ИС до такого уровня, чтобы ее можно было произвести на заводе.

[maksya 0]

Могу конечно ошибаться, но попробуйте порыть информацию на HardCopy в хелпе и хэндбуке. По моему эта вещь как раз связана с переносом проекта FPGA в ASIC.

[MadMakc 0]

Скажите пожалуйста, насколько реально перейти от разработки устройства в Quartus (описание устройства на Verilog) к проектированию своей ИС.

Уточните плз, что вы подразумеваете под словом ИС?

Можно попросить ребят из Альтеры и они вам выпекут микросхему чуть ли не по прошивке.Тогда надо двигаться в сторону,указаную maksya.

А можно заняться разработкой своей микросхемы.Тогда нужно загрузиться кучей информации и соответствующим софтом(по минимому).

[SM 0]

Можно-ли перейти после этапа синтеза в quartus'е к каким-то (каким?) другим продуктам, с помощью которых можно закончить проектирование ИС до такого уровня, чтобы ее можно было произвести на заводе.

 

Да, можно. Софт - понадобится какой нибудь синтезатор, например Synopsys DC в купе с формальным верификатором, например Formality. Правильный моделировщик, например Cadence Verilog-XL (или что там вместо него сейчас у них. именно этому моделятору доверяет подавляющее большинство для sign-off). Программа для STA, например Synopsys PrimeTime. Средство для PAR/CTS, например Cadence first encounter или Synopsys ASTRO, средства верификации DRC/LVS, например Cadence Dracula,Assura или Mentor Calibre. Ну вот вроде и всё. Да, если DRC/LVS что-то поганое скажет при разборе уже готового GDS-II, то понадобится нечто типа Cadence IC для ручной правки топологии. Да, если проект был написан на AHDL, то еще понадобится конвертор в верилог от ксайлинксовского ISE. А если использовался схемный ввод, то вообще облом.

[Funt 0]

Спасибо за информацию.

Необходимо разработать свою схему, которую бы потом можно было бы создать в виде МЕМС.

Пока описание ведется на Verilog и как начальный продукт выбран Quartus, это конечно не то что надо ддля данного проекта, но я так понимаю, по отзывам, что для начальных этапов проектирования он сгодится.

 

А какой-бы продукт вы все-таки посоветовали именно для описания схемы на Verilog в рамках такого проекта? Какие шаги были бы оптимальными для прохождения всего пути создания ИС (МЕМС)?

[SM 0]

А какой-бы продукт вы все-таки посоветовали именно для описания схемы на Verilog в рамках такого проекта? Какие шаги были бы оптимальными для прохождения всего пути создания ИС (МЕМС)?

C мемс я дел не имею, и не знаю, в чем они разрабатываются, и с чем их вообще едят. Я имею дело с обычными КМОП ИС. И их прототипы отлаживаю на ПЛИС именно с использованием квартуса. И тоже, естественно, пишу на верилоге в квартусе. Но параллельно с квартусом еще и синтезирую блоки в синопсисе, чтобы посмотреть реальные времянки и площади.