petermafs

На сайте samsung есть симуляционные библиотеки для flash памяти страница с библиотеками. Расскажите плиз как их подключить в ISE ввиде компонентов желательно. Лучше в VHDL, и обязательно для ModelSim. vhdl_k9f2g08u0m_sim.tar

Ффишка в том, что все в принципе вот тока что прокатило и даже файл прошивки сгенерился - т.е. xilinxu плевать на то что пишет xilinx :) ну не хватает тожек и не хватает... я уже ноги все полокил и все гуд - работает в принципе... в моделсиме.

Вот выкладываю простейший пример испотльзования двунаправленной шины, сделано в xilinx 6.3.03i. Таже проблема наличествует... Поможите, чем можите :) inout.rar

Для создания двунаправленной шины использую двунаправленый буфер iobuf, описаный на vhdl, прикрепленный как компонент. Это раз. В тестбенч файле и в моделсиме все ок, т.е. ежели шина описана как двунаправленая то у не соответственно один выход/вход (1 нога на разряд). НО! При синтезе каждая двунапрвленная шина считается почему-то за ДВЕ ноги (2 ноги на разряд)!!! Почему - я не понимаю :blink:

Это все хорошо конечно, НО а если у меня двунаправленный CE? Как мне тогда писать? Я для начала его не читаю, а сам выставляю просто CE<='1'; и ничего не выходит...

Создал новый проект, вставил туда Ваш код. В результате синтеза - распределенная двухпортовая память. Ну и?

Так кто-нить ответит че дельное? :glare: Проект еще в марте надо было сдать!! Меня уволят...

Неподскажете ли как в схемной библиотеке PROTEL 2004 менять шрифты нумерации и названия pin-ов? Спасибо.

Исправил везде wrapped_mem на mem. Проект вроде захватил коргеновский файл. Вроде как все компалится. НО! Когда я смотрю, получившуюся разводку, оказывается, что выводы компонента mem ни куда не подключены!!! Опять же прикрепляю файл проекта. 247_bc.rar

К сожалению, я не успел скачать предложенные примеры:( Поэтому не могли бы вы выложить их еще раз? Заодно привожу текст, возникающей у меня ошибки: Started process "Create Schematic Symbol". Compiling vhdl file C:/Xilinx6.3/bin/247_CB_STD/wrapped_mem.vhd in Library work. ERROR:HDLParsers:3317 - C:/Xilinx6.3/bin/247_CB_STD/wrapped_mem.vhd Line 4. Library XilinxCoreLib cannot be found. ERROR:HDLParsers:3013 - C:/Xilinx6.3/bin/247_CB_STD/wrapped_mem.vhd Line 5. Library XilinxCoreLib is not declared. vhdtdtfi:Declaration (Module bc64) not found. tdtfi(vhdl) completed with errors. ERROR: vhdtdtfi failed Здесь wrapped_mem - имя компонента. При этом библиотеки прописаны как library XilixCoreLib; и т.д. Что же это такое?

Вынес счетчик в другой процесс. Результат, использует однопортовую распределенную, но главное в результате синтеза все ресурсы ПЛИС исчерпаны :excl: , тогда как, блочная память без проблем рнеализуется

Подскажите пожалуйста, как при создани PCB библиотеки, используя WIZARD, сделать чтобы у TSOP все ножки были прямоугольные, а не овальные, и с заданными параметрами маски и пасты? А то после WIZARDA как то сложно каждую ножку переделывать, а все вместе они переделываться не хотят :glare:

Странные вещи творятся... Если взять код, приведенный в прикрепленном файле (RAM.txt), то ISE при синтезе использует в качестве памяти распределенную двухпортовую. Если же убрать из кода счетчик и использовать внешнее указание адреса (что для моих целей оч. неудобно), то ISE использует блочную однопортовую... Не подскажите, так как все-таки при использовани счетчика добиться использования и блочной однопортовой памяти? RAM.txt