alexey123_45 0 24 марта, 2017 Опубликовано 24 марта, 2017 · Жалоба Здравствуйте У меня возник такой вопрос: Я хочу перевести проект сделанный на Verilog под ПЛИС Xilinx на ПЛИС Altera В проекте используется такой примитив как RAM64X1S(однопортовое ОЗУ с организацией 64слова х 1 разряд). Я сделал через мегафункцию аналогичный блок памяти в Quartus. В проекте Xilinx идет инициализация этой памяти таким образом RAM64X1S #(.INIT(64'b0000000000110101100010001111010010010111100010001101011000000000) Могу я как-то сделать для проекта под Altera так же или у меня есть только возможность инициализации через mif-файл? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 24 марта, 2017 Опубликовано 24 марта, 2017 · Жалоба насколько я помню у альтеры нет инициализации через параметр мегафункции. Так что mif или hex в интел формате Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 24 марта, 2017 Опубликовано 24 марта, 2017 · Жалоба насколько я помню у альтеры нет инициализации через параметр мегафункции. Так что mif или hex в интел формате Или аттрибут (* ram_init_file = "my_init_file.mif" *) reg [7:0] mem[0:255]; или reg [7:0] mem[0:255] /* synthesis ram_init_file = " my_init_file.mif" */; http://quartushelp.altera.com/14.1/mergedP...og_file_dir.htm Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexey123_45 0 24 марта, 2017 Опубликовано 24 марта, 2017 · Жалоба Спасибо за консультацию.Буду разбираться дальше Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dvladim 0 25 марта, 2017 Опубликовано 25 марта, 2017 · Жалоба Или память описать не в виде модуля а на языке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться