uriy 5 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба BGA с шагом 0.8мм планировал выводить по две дорожки между выводами и уложиться в 8 слоев. Дорожка/Зазор тогда получаются 0,08/0,08мм. А не будет ли дешевле сделать 12 слоев и дорожки 0,1/0,1мм? От производителей пока не получил внятных ответов. Они хотят получить от меня герберы и потом сказать смогут сделать или нет. Я хочу наоборот чтобы потом не тратить время на переделки. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
twix 0 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба BGA с шагом 0.8мм ... Разницы в цене 0.075 или 0.1мм нет, это один и тот же класс изготовления. Поэтому делайте 0.075, выйдет однозначно дешевле. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба Сомневаюсь... у многих фабрик 0.1мм идет в разделе standard, а вот 0.075мм уже advanced. С чего вдруг они будут в одинаковой цене? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
uriy 5 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба Да 0,075 и 0,1 это не одно и тоже. И на самом деле я же даже 0,13 могу пропустить между выводами. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
KSN 0 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба При изготовлении прототипа платы количество слоев скажется на стоимости. При серийном производстве: стоимость в зависимости от количества слоев уже не сильно заметна. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба Тоже зависит. При нормальной серии разница в кол-ве материала легко может обогнать разницу в классе сложности. Но это только конкретный производитель и по конкретному дизайну может посчитать. Ну и торговаться о сериях, конечно, нужно, без этого никуда... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба Сомневаюсь... у многих фабрик 0.1мм идет в разделе standard, а вот 0.075мм уже advanced. Дорожка/Зазор зависят от толщины меди. Чем меньше - тем тоньше они вам сделают. От производителей пока не получил внятных ответов. Они хотят получить от меня герберы и потом сказать смогут сделать или нет. Я хочу наоборот чтобы потом не тратить время на переделки. Потребуйте от них таблицу на какой толщине меди какие зазоры и дорожки они делают внутри и снаружи, типа как у Резонита... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба Дорожка/Зазор зависят от толщины меди. Чем меньше - тем тоньше они вам сделают. Конечно зависят, обратного никто и не говорил. Но и ценой будут отличаться. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Aner 6 16 января, 2018 Опубликовано 16 января, 2018 · Жалоба Я в 8 слоях развожу DDR3 c 0.8мм, 0.1/0.1 не нахожу проблем, не нахожу причин уходить на 75 микрон. Причем проц имеет шары 0.6мм, и даже 0.5мм, без закрытых переходных все получается. Я бы ушел в 12 слоев с закрытыми переходными если б плотность по компонентам высокая была. Так многие китайцы и делают. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
uriy 5 17 января, 2018 Опубликовано 17 января, 2018 · Жалоба Я в 8 слоях развожу DDR3 c 0.8мм, 0.1/0.1 не нахожу проблем, не нахожу причин уходить на 75 микрон.У меня два проца и одна FPGA. Все с DDR. У процов все диффпары на внешнем периметре. У FPGA два DDR чипа и некоторые диффпары посередине. Протягивание вот этих диффпар с дорожками 0,1 меня смущает. В схемотехнике FPGA я полный ноль, схемотехнику задал вопрос о переносе этих пар на внешний периметр. На первый взгляд плата большая и кажется много свободно места. Буду пробовать на 8 слоях с 0,1мм. Тем более один из китайцев прислал стек. Правда там есть препрег толщиной 3 мил. У многих читал что такой тонкий делать не умеют, а у этого почему-то есть. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vicnic 0 18 января, 2018 Опубликовано 18 января, 2018 · Жалоба У меня два проца и одна FPGA. Все с DDR. У процов все диффпары на внешнем периметре. У FPGA два DDR чипа и некоторые диффпары посередине. Протягивание вот этих диффпар с дорожками 0,1 меня смущает. В схемотехнике FPGA я полный ноль, схемотехнику задал вопрос о переносе этих пар на внешний периметр. На первый взгляд плата большая и кажется много свободно места. Буду пробовать на 8 слоях с 0,1мм. Тем более один из китайцев прислал стек. Правда там есть препрег толщиной 3 мил. У многих читал что такой тонкий делать не умеют, а у этого почему-то есть. День добрый. Возможно, толщина 3 mils - толщина после прессования. Например, могли взять препрег 3313 и получить на выходе толщину диэлектрика порядка 75 мкм. Толщина линии или зазор в 100 мкм - это как граница: ниже её - не все могут сделать и будет дороже. Но перевод с 8 до 12 слоёв тоже выльется в заметное увеличение подготовки к производству. Я бы все-таки рассмотрел топологию в 100 мкм, особенно, если производство будет штучное Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться