Maratz 0 25 мая, 2017 Опубликовано 25 мая, 2017 · Жалоба Здравствуйте. Имеется модуль "package_func_v.v", содержащий функции. Подгружается с помощью директивы `include: `include "package_func_v.v"; Проверка синтаксиса в ISE 14.7 выдает следующую ошибку: nested module not allowed in this dialect. Use system verilog mode. Можно ли в тандеме ISE/Verilog как-то поместить все функции в отдельный модуль/пакет/библиотеку и вызывать их оттуда? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 25 мая, 2017 Опубликовано 25 мая, 2017 · Жалоба packedge - это систем верилог, а не верилог. ISE его не поддерживает. то что вы делаете можно сделать через includ обычного файла, делаете my_func.vh. там описываете фукнции. а в нужном модуле делаете `include "my_func.vh" только делайте это внутри модуля. А в инклюд файле сделайте стандартную защиту `ifndef MY_HEADER `define MY_HEADER `endif Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Maratz 0 25 мая, 2017 Опубликовано 25 мая, 2017 · Жалоба Да, действительно, спасибо Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться