time0ut

Добрый день. Компания Hi-tech (www.hi-tech.org) ищет HDL программистов в проект по разработке микропроцессора для ускорения расчета нейронных сетей. Обязанности: - Разработка алгоритмов и RTL описания блоков тензорного процессора; - Аппаратная реализация блоков и архитектуры тензорного процессора в FPGA; - Отладка и тестирование разрабатываемых компонентов; - Участие в разработке ASIC, верификация проекта. Требования: - Отличное знание языка Verilog/SystemVerilog; - Опыт реализации и оптимизации математических алгоритмов на FPGA; - Глубокое понимание микроархитектуры FPGA; Будет плюсом: - Понимание принципов нейронных сетей и способов их реализации; - Хорошая мат. подготовка: линейная алгебра, основы статистики; - Опыт работы с последними семействами FPGA (Ultrascale+/Stratix 10); - Опыт разработки проектов для ASIC; - Опыт верификации проектов (coverage, UVM). Условия: - Официальное трудоустройство согласно ТК РФ; - ДМС после успешного окончания испытательного срока; - Офис в 10 минутах ходьбы от м. Текстильщики; - Удобный, гибкий график работы. З/п конкурентоспособная, в зависимости от соответствия указанным в описании требованиям и пожеланиям. Готовы рассматривать кандидатов с различным опытом.

Добрый день! Есть желание на первых этапах отладки MIMO системы использовать вот эту плату AD-FMCOMMS5. После нее на каждый TX и RX хотим поставить RF-switch и фазовращатель. Собирать это дело на куче микросхем как-то не айс. Господа, эксперты, может кто сталкивался с подобными задачами? Есть какие-нибудь готовые решения (отладочные платы) на 4-8 каналов с требуемым функционалом и цифровым управлением? Или самим придется мастерить? Можно отдельно платы со свичами и с фазовращателями. Заранее спасибо, Алексей.

Если еще актуально, то вот модель АЦП, который учитывает фазовый шум, нелинейность и шум квантования. Выход у него в виде одного числа, но разбить его на биты не проблема. P.S. Чтобы изменить разрядность поменяйте в блоке Quantizer разрядность. ADC_nonideal.zip

Добрый день! Кто-нибудь отлаживал гигабит на марвеле через функцию Stub Loopback? Соединение у нас точка-точка, поэтому написал свой простенький МАС-уровень, расположенный в Spartan6, интерфейс GMII. Никак не могу сообразить в чем проблема.. Регистры PHY прошиваю согласно даташиту, все настройки вроде как верные стоят. При передаче данных с приемной стороны он выдает какой-то бред: преамбула, 3-4 первых байта моего пакета, потом сигнал dv то спадает, то появляется на несколько тактов, иногда появляется флаг ошибки, на линии данных ерунда.. И так продолжается с каждым пакетом. Подскажите, пожалуйста, где может быть ошибка? Может ли это быть связано с тем, что передаваемые пакеты не соответствуют стандарту ethernet(например у меня CRC16)?

Добрый день! каков же все таки вердикт относительно ksz9021? кто-нибудь использовал уже? в описании kit'а в июне появились непонятные фразы: (board re-work required), (no longer use).. что бы это значило?

2 des00: а как посмотреть есть ли лицензия нужная?

люди добрые! подскажите как пользоваться функцией Code Coverage (стоит ModelSim SE PLUS 6.5b)? или хотя бы где посмотреть работает ли она, а то я вычитал на сайте mentor'а, что для нее нужна отдельная лицензия..

а можно ли в верилоге использовать что-то похожее на следующую конструкцию? module abc(input [1:0] DataIn, attr, output [9:0] DataToFifo ... ); //attr - number of bits(0,1,2) reg [3:0] DataCntr=0; ... WR<=0; DataToFifo_r[DataCntr+attr-1:DataCntr]<=DataIn[attr-1:0]; DataCntr<=DataCntr+attr; //DataCntr - считает сколько бит уже заполнили в 10битном регистре ...