sqrt(2) 0 25 сентября, 2017 Опубликовано 25 сентября, 2017 (изменено) · Жалоба Добрый день. Использую Vivado 2017.2. Для проекта решил взять описание памяти, которое предлагает Xilinx. Успешно добавил блок из заголовка в проект, соединил, моделирую. Размер памяти задал 2^13 слов. При моделировании наблюдаю, что данные из памяти считываются корректно. До определенного момента. Когда адрес чтения = 78 (это десятичное число написано) внезапно на выходе оказывается неопределенное состояние. На 79 адресе на выходе уже снова какое-то число, но не то, что должно следовать за 78ым в тестовой последовательности, да и вообще дальнейшей последовательности нет нигде в тестовом воздействии. И да, данные по этому адресу точно уже были записаны, ибо адрес записи к этому моменту уже перевалил за 500, а пишу последовательно. При этом и адреса записи/чтения, и сигналы разрешения - во всех случаях работают одинаково, никакой разницы нет. Кто-нибудь сталкивался с похожими проблемами с этим примитивом? Изменено 25 сентября, 2017 пользователем sqrt(2) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 25 сентября, 2017 Опубликовано 25 сентября, 2017 · Жалоба Приветствую! А как задавали размер памяти? На сколько помню там надо размер в битах указывать может быть в этом дело. Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sqrt(2) 0 25 сентября, 2017 Опубликовано 25 сентября, 2017 (изменено) · Жалоба Приветствую! А как задавали размер памяти? На сколько помню там надо размер в битах указывать может быть в этом дело. Успехов! Rob. Этот момент я как-то упустил, что в битах. Однако, 77 (последнее корректное слово как раз под номером 77) слов по 16 бит - дает 1232 используемых бита, а задал я 8192 бита. Изменено 25 сентября, 2017 пользователем sqrt(2) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться