[mttphreak 0]

Итак в одной из тем мы с Shivers обсуждали ATPG и был поднят вопрос о Фобосе.

 

Хотя я давно и не живу в России, меня лично просто возмущает количество утопленых спутников за последние годы ну и сам Фобос . :maniac:

 

Поэтому я решил сделать такой себе Contribution в систему качества Российских инженеров и выкладываю требования (из НАШЕГО опыта) к современным ASICs для разных рынков. Используйте таблицу для сравнения вашей работы с системой качества в США

 

Тем из вас, кто работает на оборону и/или авиакосмическую промышленность, рекомендую особо хорошо обдумать 4 колонку таблички и показать своим руководителям проектов.

 

Мне очень хочеться верить, что в скором будущем вопрос о приемке вашей работы будет решаться не в кабинете руководителя за бутылкой коньяка с генералом, а формально по reports из ваших тулзов в установленном порядке. :twak:

 

Конечно, ASIC/FPGA design engineers не отвечают за System Level, но улучшать качество самолетов можете начать с себя, чтобы мне было не стремно вскоре летать на ваших SSJ-100, т.к на остатках советских лайнеров я не летаю принципиально :rolleyes:

 

Кроме того обратите на стандарт DO-254 - он открыт и является одним из основных для стран NATO в ASIC Quality

[zzzzzzzz 0]

Если Вы думаете, что российские ОСТы слабее американских, то ошибаетесь.

Скорее, даже, наоборот.

Дело не в них. А в отношении заказчика к задачам. И ответственности за результат. Ну, и в мотивации и ответственности исполнителей, конечно.

Времена СССР давно прошли, а система исполнения НИР и ОКР практически не изменились. Результаты же тогда и сейчас разные.

 

Лучше изучайте наши ОСТы. Скоро могут понадобиться. :)

[mttphreak 0]

Лучше изучайте наши ОСТы. Скоро могут понадобиться. :)

 

Как говорят в России - "Новое - хорошо забытое старое" :laughing:

А вообще я не настаиваю - просто решил поделиться точкой зрения и послушать тех, кто знаком и работает в соответствующих компаниях :smile3009:

 

[Poluektovich 0]

Спасибо за табличку. Работал в компании где эти этапы и требования старались выполнять, сотрудников для этого было достаточно, у руководства опыт соответствующий есть.

[spectr 0]

К сожалению, в глухих НИИ-ящиках (имеются ввиду отделы разработки) на подобные таблички/сравнения/зарубежные_стандарты смотрят как на г%но, потому что у руля сидят старики, которые может и умные очень, да только вот их личные маразмы перекрывают здравый смысл. По большому счету, аналогичная ситуация и в остальных отделах (отк, пз, нк, etc). Плюс работают там либо студенты, у которых _опыт_ почти равен нулю, либо фанатики-патриоты, имеющие совковый менталитет. Адекватов очень мало, а те что есть - либо взлетают вверх на административные позиции, либо качают себе научный скилл, а потом за несколько лет рассасываются по нормальным компаниям.

 

Поэтому и приходится аналогичные этапы из Вашей таблички согласовывать "за коньяком".

Попытки же призвать к здравому смыслу успехом не увенчиваются...

[mttphreak 0]

Если Вы думаете, что российские ОСТы слабее американских, то ошибаетесь.

 

Кстати обратите внимание, что про ГОСТЫ, ОСТЫ ничего не писал. :rolleyes:

Тут речь идет о Feedback от Tools, которые Design and Verification Engineers могут получить без особых проблем (e.g Soft Coverage, RTL Code Coverage).

Я совсем ничего не говорю о Quality of Automatic Test Equipment, Fab Quality System и т.д... Судя по постам, вы работаете на Фабе и знаете об этом получше...

 

Другое дело, что 80% времени занимает последние 1.5% и после 99% на Stuck-At Coverage хочется все бросить и здать работу. :laughing:

Цена ошибки для Consumer Market (source Mc Grow Hill) в приложении

[klop 0]

Классная табличка для мангеров рисующих соц(кап)обязательства

 

Цифры по At-Speed/ More-Than-at-Speed выглядят странновато - вроде там идут сверху вниз

по частотам и добирают проценты покрытия.

 

Ну и вообще для delay tests более 90% покрытия это сильно.

Учитывая кучу corners на которых все это надо гонять можно вылететь в трубу по стоимости.

 

Забыты VLV а их фаб на 0.18 требует (во всяком случае наш)

 

 

[mttphreak 0]

Цифры по At-Speed/ More-Than-at-Speed выглядят странновато - вроде там идут сверху вниз

по частотам и добирают проценты покрытия.

 

Верно, если вы делаете Incremental Test (More-that-AtSPeed -> AtSpeed ).

Дело в том, что More-Than-At-Speed по-определению дает меньший Coverage, but checks more delay-related fabrication faults. Меньший Coverage

связан с тем, что вы чекаете Paths на частоте higher than Clock-Tree Default (design routing freq). С точки зрения quality это хорошо, т.к вы увеличиваете кол-во тестов, проверяя новые и новые paths на каждом из них.

 

В Incremental Test , вы делаете (например) 5 тестов More-Than-At-Speed, и последний шестой At-Speed, считаете Incremental Coverage и делаете final report на его основе. Так, если ваш дизайн разроучен на 300МHz, вы делаете (например) More-Than-At-Speed на 1000, 800, 700, 600, 500 + последний на частоте At-Speed 300MHz, делаете Incremental Report и cмотрите, набрали ли вы 97+ (%) (Military, AeroSpace)

 

Если у вас Quality Policy отдельно по AtSpeed, отдельно по More-Than-At-Speed, придется добирать нужный percentage на каждом тесте. Для At-Speed тест всего один, так что нужно будет исправлять RTL, Synthesis, P&R и т.д пока не наберешь свой percentage.

 

Для More-Than-At-SPeed, проще всего увеличивать кол-во тестов и если не поможет, да менять дизайн.

 

Понятно, что Incremental Test быстрее и дешевле (на Фабе less test time), но снова-таки все зависит от Quality Policy

 

Поэтому тот же chip для AeroSpace может стоить в разы больше, чем для Consumer

 

PS: Chip Cost в основном состоит из Die Area + Fab Test Time... Больше тестов, больше Test Time :laughing:

 

 

Ну и вообще для delay tests более 90% покрытия это сильно.

Да, есть требования определенных ISO на безопасность автомобилей...

Зато Opportunity долетел до Марса, а не до коралловых рыбок, недавно спутник прислал в NASA снимки обратной стороны Луны и поэтому ( по заявлением российских генералов ) американские средства OptoEletcronic Survailence живут на орбите по 15+ лет, а российские по 5-7 :crying:

 

Забыты VLV а их фаб на 0.18 требует (во всяком случае наш)

Можете раскрыть/дополнить тему своими коментами, цифрами... You're WELCOME! :beer:

 

 

 

[wolfman 0]

У нас был НИОКР на разработку системы связи и тестирования какого-то оборудования, устанавливаемого на борт спутника. Подробностей не знаю, так как не я этим занимался. Ну так когда выяснилось, что нужно ставить рад. стойкие ПЛИС и их цену, все работы были свернуты, ибо бабульки на НИОКР были украдены до нас (с).

 

делали на обычных ПЛИСах, с в полне прогнозируемым результатом...

[warrior-2001 0]

... Ну так когда выяснилось, что нужно ставить рад. стойкие ПЛИС и их цену, все работы были свернуты,...

 

А есть варианты легально купить в России рад. стойкие ПЛИС?

[ys05 0]

А есть варианты легально купить в России рад. стойкие ПЛИС?

Если для космоса, то вроде кардинальных проблем нет, но бумаги по end-use, естественно, оформлять надо.

Есть еще свои, так сказать микроПЛИС (208 ЛЭ/272 триггера), 5576ХС2Т с какой-то стойкостью.

 

[mttphreak 0]

Есть еще свои, так сказать микроПЛИС (208 ЛЭ/272 триггера), 5576ХС2Т с какой-то стойкостью.

 

Еще вроде есть специальные технологии на SiC, у которого Energy BandGap значительно шире, чем у Si, но я не в курсе, which companies offer this kind of fabrication services :1111493779:

[warrior-2001 0]

Если для космоса, то вроде кардинальных проблем нет, но бумаги по end-use, естественно, оформлять надо.

Есть еще свои, так сказать микроПЛИС (208 ЛЭ/272 триггера), 5576ХС2Т с какой-то стойкостью.

 

Я когда писал пост, имел в виду ПЛИС, аналогичные последним стратиксам/виртексам.

А так - можно и ЭТО прикупить.

Как вариант - можно использовать что-то типа САПР, однако можно ли его легально купить я не знаю.

П.С. В последнее время не видел ни одной платы с ПЛИС, где бы были компоненты, удовлетворяющие требованиям для использования в космосе. И ПЛИС тут - далеко не самое слабое звено!

[klop 0]

В Incremental Test , вы делаете (например) 5 тестов More-Than-At-Speed, и последний шестой At-Speed, считаете Incremental Coverage и делаете final report на его основе. Так, если ваш дизайн разроучен на 300МHz, вы делаете (например) More-Than-At-Speed на 1000, 800, 700, 600, 500 + последний на частоте At-Speed 300MHz, делаете Incremental Report и cмотрите, набрали ли вы 97+ (%) (Military, AeroSpace)

 

Немного не въехал. Насколько я понимаю процесс можно вообще один AtSpeed сделать и Coverage у меня будет что надо.

Другое дело что многих дефектов я не зацеплю этим тестом. Ну и прежде чем клок в два с лишним разом задирать

неплохо бы уточнить потянет ли клоковое дерево такое безобразие или нет.

Ну а более мощные буфера в клоковом дереве - большее потребление и так далее.

 

Если у вас Quality Policy отдельно по AtSpeed, отдельно по More-Than-At-Speed, придется добирать нужный percentage на каждом тесте. Для At-Speed тест всего один, так что нужно будет исправлять RTL, Synthesis, P&R и т.д пока не наберешь свой percentage.

А что менять то(в RTL, Synthesis, P&R)? Добиваться чтоб у меня дизайн бегал на частоте вдвое больше рабочей???

 

 

Насчет VLV (замены для IDDQ) - все просто.

С точки зрения генерации - обычный AtSpeed.

С точки зрения дополнительной поддержки в чипе - внешний клок (внутренний генератор не запустится нормально на низком напряжении)

ну и конечно надежная изоляция аналога - чтоб ничего никуда не утекало.

Это в теории. Как на практике еще не знаю - единственное облегчение - частоты у нас невысокие.

[mttphreak 0]

Немного не въехал. Насколько я понимаю процесс можно вообще один AtSpeed сделать и Coverage у меня будет что надо.

Другое дело что многих дефектов я не зацеплю этим тестом. Ну и прежде чем клок в два с лишним разом задирать

неплохо бы уточнить потянет ли клоковое дерево такое безобразие или нет.

Ну а более мощные буфера в клоковом дереве - большее потребление и так далее.

 

1. Хорошо, что вы делаете AtSpeed как таковой. Хотя Intel начал его с 2004г внедрять, удивительно много компаний даже сегодня игнорируют его как личность. :crying:

 

2. Это не лучшее место для очень подробных обсуждений. Мой пример был наглядным пособием для тех, кто хочет разобраться что это такое.

Если вы это делаете и разбираетесь в деле, вам нужно читать не мои посты, а специальные articles или обсуждать тут конкретные вопросы из опыта

 

Скажу что в общем после того, как делается Static Timing Analysis, сохраняется специальный report with (X:Y) Slack-Path distribution. Точка (0.0) соответсвует тесту AtSpeed (which is performed on the Routing Freq). Справа от (0.0) обычно получаем Гаусово распределение с несколькими модами. Если у вас политика как в моем примере AtSpeed + 5 More-Than-At-Speed, выбираешь 5 Slack Points таким образом, чтобы они соответсвовали Local Minumums of Path Distribution (дырки между 2 соседними горбами). Это и будут лучшие частоты для More-Than-AtSpeed.

 

Выбирать Slack Points можно сколько угодно но так, чтобы 1/(Trouting - Tslack) < Fmaximum. Fmaximum берется из Critical Path Calculation в STA.

 

Почему так и за любыми дальнейшими деталями отсылаю к Systems on Chip Test Architectures и References в соответсвующих главах :laughing:

http://www.amazon.com/System---Chip-Test-A...3773&sr=8-1

 

А что менять то(в RTL, Synthesis, P&R)? Добиваться чтоб у меня дизайн бегал на частоте вдвое больше рабочей???

Добиваться нужного Coverage и чтобы Final Netlist+SDF Simulations проходили со всеми комплектами of Vectors :1111493779:

 

Насчет VLV (замены для IDDQ) - все просто.

С точки зрения генерации - обычный AtSpeed.

С точки зрения дополнительной поддержки в чипе - внешний клок (внутренний генератор не запустится нормально на низком напряжении)

ну и конечно надежная изоляция аналога - чтоб ничего никуда не утекало.

Это в теории. Как на практике еще не знаю - единственное облегчение - частоты у нас невысокие.

 

А вот это уже интересно... Мы не делаем такое, делаем IDDQ... Можешь скинуть пару ссылочек на articles, чем этот лучше IDDQ ??? Thank you! :a14: