[virustek 0]

Master_MW, а Вы так и не попробовали поставить ADF4108 вместо HMC439?

 

Поставили задачу такую же как в вашем проекте, шумы на 1 кГц - не менее 101 дБс/Гц, скорость перестройки не более 100мкс, диапазон 7892,5-8110 МГц.

 

[virustek 0]

Надеюсь никто не будет против, если попрошу небольшого ликбеза по схеме предложенной ув. rloc http://electronix.ru/forum/index.php?act=a...st&id=61223.

 

Если я правильно понял, прелесть этой структуры заключается в том что сравнение происходит на частотах 75-125 МГц, в то время как коэффициент деления в петле ФАПЧ всего 8 (18 Дб ухудшение ФШ). А как ФАПЧ захватывается?

 

Н-р ДДС выдает частоту 100 МГц,с выхода смесителя получаем 1000-100=900 МГц и делим на 9=100 МГц, это один вход ЧФД. При этом, если коэф. умножение в петле 8 на выходе ГУН имеем Fvco=Fdds*N1*(1+1/N2) или Fvco=900*8*(1+1/9)=900*8(1.(1))=900*8.(8)=8000 МГц, а вот куда делась та самая дробность или это и есть реализация дробных синтезаторов, только с оффсетом?

 

Возможно ли отдаленно промоделировать в ADsimPLL если привести эту схему к однопетлевой. Если, например, шумы с ДДС взять из даташита AD9912 (100 Гц - -123; 1к - -133; 100к - -143; 1М - -150) и уменьшить на 20log9 = 19 дБ, это один вход ФАПЧа, а на второй вход подавать частоту 800 МГц с ГУНа, частоты генерации которого исправлены в модели того же HMC509LP5.

 

//(то есть деленные на Fvco/(N1(1+1/N2)). (8000-->900 МГц по формуле).) тут не стыковка у меня получается.

 

Вроде результаты получаются схожие... жду жесткой критики=)

PLL_8000_800MHz_rloc.rar

Изменено 9 октября, 2015 пользователем virustek

[Master_MW 0]

Master_MW, а Вы так и не попробовали поставить ADF4108 вместо HMC439?

 

Поставили задачу такую же как в вашем проекте, шумы на 1 кГц - не менее 101 дБс/Гц, скорость перестройки не более 100 мкс, диапазон 7892,5-8110 МГц.

 

Эти микросхемы в общем случае для различных задач. И устройства ЧФД 439 и 4108 имеют различия. Так, 439 не имеет устройства зарядовой накачки , в отличие от 4108. Если вкладываетесь в ТЗ с использованием 4108- замечательно. Но следует учитывать минимальный коэффициент деления (N=BP+A). Он не может быть равен единице. Таким образом непосредственно на 4108 вы 439 не замените. Далее. Максимальные частоты работы ЧФД 104 МГц и 1300 МГц у 4108 и 439 соответственно.

 

Надеюсь никто не будет против, если попрошу небольшого ликбеза по схеме предложенной ув. rloc http://electronix.ru/forum/index.php?act=a...st&id=61223.

 

Если я правильно понял, прелесть этой структуры заключается в том что сравнение происходит на частотах 75-125 МГц, в то время как коэффициент деления в петле ФАПЧ всего 8 (18 Дб ухудшение ФШ). А как ФАПЧ захватывается?

Прелесть этой схемы в ином. Она расписана в патенте у Александра. Если расписать все гармоники от смесителя и вычислить их интермодуляции относительно выходной частоты (включая зеркальные отражения от нулевой частоты) - то можно увидеть, что все они совпадают с основной частотой. То есть, смеситель не обогащает сигнал спурами на ближних отсройках при любых возможных значениях входной выходной частот. К DDS это не относится. Имеется виду часть схемы, куда подается входная частота 875-925 МГц. Это уже объяснял Rloc.

 

Для надежного захвата можно поставить разрыв цепи между ФНЧ и ГУН поставил сумматор с источником опорного напряжения . Таким образом, можно было бы осуществлять грубую настройку ГУН сумматором и источником опорного напряжения , а ФАПЧ уже осуществляла бы точный захват частоты. В книге Манассевича про это подробно рассказано.

 

 

Н-р ДДС выдает частоту 100 МГц,с выхода смесителя получаем 1000-100=900 МГц и делим на 9=100 МГц, это один вход ЧФД. При этом, если коэф. умножение в петле 8 на выходе ГУН имеем Fvco=Fdds*N1*(1+1/N2) или Fvco=900*8*(1+1/9)=900*8(1.(1))=900*8.(8)=8000 МГц, а вот куда делась та самая дробность или это и есть реализация дробных синтезаторов, только с оффсетом?

 

Формула для выходной частоты достаточно однозначна. Подставляйте требуемые коэффициенты деления и частоты и результат будет точным. Необходимо лишь учитывать какое именно преобразование частоты на смесителе. Для других частот может оказаться, что частота ГУН, деленная на 8 меньше, чем опорная частота, и тогда в формуле измениться знак с плюса на минус.

 

Возможно ли отдаленно промоделировать в ADsimPLL если привести эту схему к однопетлевой. Если, например, шумы с ДДС взять из даташита AD9912 (100 Гц - -123; 1к - -133; 100к - -143; 1М - -150) и уменьшить на 20log9 = 19 дБ, это один вход ФАПЧа, а на второй вход подавать частоту 800 МГц с ГУНа, частоты генерации которого исправлены в модели того же HMC509LP5.

 

Вроде результаты получаются схожие... жду жесткой критики=)

 

Лучше разбирайтесь с теорией работы подобных систем. Если планируете заниматься синтезаторами в дальнейшем - теоретически нужно быть хорошо подкованным, ИМХО. Имея на руках функциональную схему, передаточные функции каждого звена, и владея навыками из радиоавтоматики , можно с полным пониманием вопроса промоделировать многоконтурную следящую систему, рассчитать ее исходя из заданных параметров (запасов устойчивости, полосы петли ФАПЧ и т.д.) Готовые программы - это хорошо, ими можно и нужно пользоваться, но следует полностью понимать принципы работы того, что Вы моделируете.

Рекомендую для начала:

 

Книгу Манассевича по синтезаторам (на просторах Сети, думаю, найдете самостоятельно)

Frequency Synthesizers: From Concept to Product by Alexander Chenakin.

http://www.geocities.ws/fudinggepll/PLLProj.pdf

 

[khach 33]

Прелесть этой схемы в ином. Она расписана в патенте у Александра. Если расписать все гармоники от смесителя и вычислить их интермодуляции относительно выходной частоты (включая зеркальные отражения от нулевой частоты) - то можно увидеть, что все они совпадают с основной частотой.

Напомните пожалуйста, это относится к коэффициентам 9 и 8 или к любым натуральным N и N+1? И работае ли это с прескалерами типа 8/9, 16/17, 32/33, 64/65? В каких микросхемах синтезаторов можно принудительно установить коэффициент пересчета прескалера как на N так и на N+1 манипуляцией с регистрами?

[Master_MW 0]

Напомните пожалуйста, это относится к коэффициентам 9 и 8 или к любым натуральным N и N+1?

 

В 2011-ом я экспериментировал с этой схемой с различными коэффициентами деления. Сначала стоял ГУН HMC508, позже - собрал на HMC587 от 5 до 10 ГГц. В обоих случаях перед ГУН стоял сумматор и источник опорного напряжения, для грубой настройки ГУН. Баловался с различными коэффициентами деления

(делители в случае с 587-ым ГУН стояли: центеллакс на цепь ГУН и HMC983 на деление опоры) - не обязательно N и N+1. были варианты N и N+2 и N и N+3. Всего уже не помню, 4 года прошло. Опорная частота на ЧФД была не выше 150 МГц (ограничение 983-го делителя). Экспериментально прощупывался весь диапазон от 5 до 10 ГГц - побочных палок не было. В экспериментах опорный сигнал подавался с Agilent E8257. Проблемы с обогащением возникали только при дробном коэффициенте деления 983-го делителя (Integer Boundary spur). В целочисленном же режиме проблем с чистотой спектра не было.

 

И работает ли это с прескалерами типа 8/9, 16/17, 32/33, 64/65?

 

Я не проверял это экспериментально. Схему гонял только с целочисленными делителями плюс HMC983. Но я бы такие делители (8/9, 16/17, 32/33, 64/65) в эту схему не ставил.

 

В каких микросхемах синтезаторов можно принудительно установить коэффициент пересчета прескалера как на N так и на N+1 манипуляцией с регистрами?

 

К сожалению, я не могу дать ответ на данный вопрос. Видимо, слабовато все-таки знаю элементную базу..... Возможно, сможет ответить кто-либо из более опытных форумчан.....

[VCO 0]

Но я бы такие делители (8/9, 16/17, 32/33, 64/65) в эту схему не ставил.

У меня сложилось впечатление, что в многоконтурных схемах такие делители только вредны, потому и не актуальны. Но могу и ошибаться...

[khach 33]

У меня сложилось впечатление, что в многоконтурных схемах такие делители только вредны, потому и не актуальны. Но могу и ошибаться...

Идея состояла в том чтобы использовать готовые прескалеры в микросхемах синтезаторов и вывести сразу прсле перскалера сигнал наружу через тестовые выходы. Но во многих микросхемах слишком низкие коэффициенты пересчета запрещены, а в других не получится предустановить прескалер в N+1 cостояние. Остаются только старые древние дискретные прескалеры, где вход модуля был отдельным выводом.

 

[virustek 0]

Сегодня мне скорректировали ТЗ, теперь диапазон 8506,25 - 8620 МГц, сетка 1,25 МГц, шумы на 2 кГц не менее 101 дБс/Гц, скорость переключения не менее 100 мкс.

 

Так получилось, структура предложенная тов. rloc, оказалась хорошо применима. Просьба оценить то, что у меня получилось накидать, какие подводные камни меня ожидают и где я накосячил в структуре (возможно).

Изменено 14 октября, 2015 пользователем virustek

[Dr.Drew 4]

Фильтры ПАВ использовать нельзя?

ДДС я бы не стал пользовать. Вместо него пойдет и MAX2871 с делением частоты на 32 в нужный диапазон и ручной предустановкой ГУН. И почему-бы не взять опору с выходом КМОП и сходу братьпятую гармонику ПАВом?

[VCO 0]

Так получилось, структура предложенная тов. rloc, оказалась хорошо применима. Просьба оценить то, что у меня получилось накидать, какие подводные камни меня ожидают и где я накосячил в структуре (возможно).

Можно и проще, только чтобы наверняка это утверждать, мне не известен весь профиль шумов.

 

Например, делаем одноконтурную целочисленную ФАПЧ 8-10 ГГц (4-5 ГГц) с шагом перестройки 20 МГц (10 МГц), затем делим на 16 (8) и подмешиваем к 8 ГГц.

Фильтруем узкополосным волноводным фильтром.

 

Но если хочется разработать перспективную схему, то лучше остановиться на выбранной архитектуре. Только DDS точно не нужен.

[Sergey Beltchicov 0]

Так получилось, структура предложенная тов. rloc, оказалась хорошо применима. Просьба оценить то, что у меня получилось накидать, какие подводные камни меня ожидают и где я накосячил в структуре (возможно).

Ваша схема к структуре, предложенной в свое время Алексеем (rloc), отношения не имеет.

[Dr.Drew 4]

Есть еще, над чем поработать в схеме. Где-то так должно получиться с 4002. Хотя можно продавить пониже.

 

[VCO 0]

Да, и вариант умножить отфильтрованный DDS тоже имеет право на жысть благодаря узкому диапазону перестройки. Особенно, если DDS=FPGA+DAC. Я бы рискнул...

[__Sergey_ 0]

Выше уже писали что ошибка- брать DDS за опору ФАПЧа. Во всяком случае без особой необходимости, а необходимости нет.

Почему вы с таким упорством продолжаете это делать?

[virustek 0]

Извиняюсь, что долго не отвечал, разбираюсь с математикой подсчета шумов таких систем (как то туго идет),

 

Dr.Drew, спасибо за наглядную картинку. По поводу пав фильтров и КМОП опоры: ПАВ фильтры - без проблем, опора утверждена синусоидальная, идет из внешнего модуля (синхронизирован с GPS)

 

VCO, интересный вариант, только с волноводными фильтрами на практике совсем не знаком.

 

Sergey Beltchicov, не соглашусь с Вами. В Сообщении #29 rloc предложил именно подобную структуру синтезатора с разницей в опорной частоте 900 МГц у него и 1000 МГц у меня, это же вроде не самая главная вещь, ну и то что вместо ЧФД я пристроил готовую микросхему ФАПЧ...

 

__Sergey_, а что вы называете особой необходимостью? Высокое разрешение по частоте?

Изменено 17 октября, 2015 пользователем virustek