falling_stone 0 27 мая, 2014 Опубликовано 27 мая, 2014 · Жалоба сразу оговорюсь, что такого делать не приходилось, но напрашивается два варианта. 1. При помощи задания каких-то атрибутов создать XNET вручную. 2. Создать такую ESPICE модель мультиплексора, чтобы Алегро создал XNET автоматом (например, с резисторами внутри, соединяющими соответствующие пины). Возможно при этом класс IC, присущий мультиплексору, не позволит создать XNET, не знаю. Возможно, можно назначить класс Discrete. Как только создан XNET, система видит пары выводов (pin pairs), для которых уже можно нормировать задержки. Еще вариант, задержки для разных частей цепи (имею ввиду до и после мукса, в списке соединений это отдельные цепи) по отдельности. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S2014 0 27 мая, 2014 Опубликовано 27 мая, 2014 · Жалоба Добрый день. Как извлечь футпринт из brd файла, для его применения в других проектах? Тот же самый вопрос по извлечению символа элемента из электрической схемы. К сожалению никаких библиотек нет к тому, что нарисовано в dsn и brd. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SSerge 4 27 мая, 2014 Опубликовано 27 мая, 2014 · Жалоба Добрый день. Как извлечь футпринт из brd файла, для его применения в других проектах? Тот же самый вопрос по извлечению символа элемента из электрической схемы. К сожалению никаких библиотек нет к тому, что нарисовано в dsn и brd. Из brd: File->Export->Libraries из dsn: все символы хранятся в Design Cache проекта, их можно перетащить мышкой (или Ctrl-C/Ctrl-V) в другую библиотеку (.olb) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S2014 0 27 мая, 2014 Опубликовано 27 мая, 2014 · Жалоба Благодарю :rolleyes: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kemzsapr 0 8 июня, 2014 Опубликовано 8 июня, 2014 · Жалоба Добрый день всем! Срочно нужна помощь! Нужно вывести данные по pcb из Allegro для тестовой установки SPEA. Она берет формат .fab (система fabmaster), но как ее вывести из Allegro? Консультанты из Москвы уверяют, что такой экспорт должен быть, но в Allegro SPB 16.5 я не могу найти, хотя есть файл fabmaster.txt. Кто может, помогите СРОЧНО! Может, нужна какая-то командная строка? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Bear_ku 0 8 июня, 2014 Опубликовано 8 июня, 2014 (изменено) · Жалоба Сам не пользовался, но в PCB Editor есть функция File->Export->Fabmaster out. У меня OrCAD 16.6 SP29 лицензия Allegro PCB Designer (was Perfomance L). Если у вас нет этой функции можете выложить свой проект или отправить на почту. И можете еще попробовать в консоли PCB Editor написать команду "fabmaster out". Изменено 8 июня, 2014 пользователем Bear_ku Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vlad01 0 24 июня, 2014 Опубликовано 24 июня, 2014 · Жалоба Сам не пользовался, но в PCB Editor есть функция File->Export->Fabmaster out. У меня OrCAD 16.6 SP29 лицензия Allegro PCB Designer (was Perfomance L). Если у вас нет этой функции можете выложить свой проект или отправить на почту. И можете еще попробовать в консоли PCB Editor написать команду "fabmaster out". Добрый день! Allegro AMS Simulator и Pspice v.16.6.0 не считают схемы с многоканальными (многопроводными) линиями, в частности, со штатной моделью t5coupledx. Ниже диагностика: ERROR(ORPSIM-15289): Can't decouple transmission lines for group containing X_T22.T1_T22. Наиболее вероятно, есть проблема с модальным преобразованием. Старый ORCAD v.9.2 считает хорошо. Скорее всего, это баг. Есть специалисты, которые могут проверить? - Буду очень признателен за информацию. Может быть, к настоящему времени исправили ошибку. У меня версия 16.6.003 от 18.09.2012. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SSerge 4 24 июня, 2014 Опубликовано 24 июня, 2014 · Жалоба Добрый день! Allegro AMS Simulator и Pspice v.16.6.0 не считают схемы с многоканальными (многопроводными) линиями, в частности, со штатной моделью t5coupledx. Ниже диагностика: ERROR(ORPSIM-15289): Can't decouple transmission lines for group containing X_T22.T1_T22. Наиболее вероятно, есть проблема с модальным преобразованием. Старый ORCAD v.9.2 считает хорошо. Скорее всего, это баг. Есть специалисты, которые могут проверить? - Буду очень признателен за информацию. Может быть, к настоящему времени исправили ошибку. У меня версия 16.6.003 от 18.09.2012. Тоже сталкивался (на версии 16.5). Похоже, не любит когда много одинаковых CM и LM параметров. Если слегка нарушить симметрию, то начинает считать. Мне хватало заменить часть LM=2.5nH на 2.51nH. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vlad01 0 25 июня, 2014 Опубликовано 25 июня, 2014 · Жалоба Тоже сталкивался (на версии 16.5). Похоже, не любит когда много одинаковых CM и LM параметров. Если слегка нарушить симметрию, то начинает считать. Мне хватало заменить часть LM=2.5nH на 2.51nH. Согласен, тоже сталкивался с этим. Но в 16.6 этот глюк все-таки поборол. У меня поперечные проводимости были чисто нулевыми, и Pspice 9.2 их понимал. В версии 16.6 пришлось их сделать очень малыми - 1n. Теперь все нормально. Есть еще несовместимость: по умолчанию заняты некоторые греческие символы. Их теперь нельзя использовать в качестве глобальных параметров - например, delta и pi, полагаю, и некоторые другие. Благодарю за участие. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Карлсон 3 28 июня, 2014 Опубликовано 28 июня, 2014 · Жалоба Всем хороших выходных! Возник небольшой вопрос. Была плата с диф. парами. Потребовалось её немного переработать. Добавил слоёв, как следствие - изменились параметры стека. Пересчитал толщину и зазор для диф. пар. Поменял параметры соответствующих ECS в Electrical->Differential Pair. Обновил ошибки. В итоге трассы подсвечиваются на ошибку неправильного зазора. Когда это устраняю - все ошибки уходят. А нужно, чтобы еще и неправильная ширина подсвечивалась. Где и что я сделал не правильно? Что нужно сделать, чтобы при изменении параметров диф. пары показывался не только кривой зазор, но и кривая ширина трасс? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 17 июля, 2014 Опубликовано 17 июля, 2014 · Жалоба Всем хороших выходных! Возник небольшой вопрос. Была плата с диф. парами. Потребовалось её немного переработать. Добавил слоёв, как следствие - изменились параметры стека. Пересчитал толщину и зазор для диф. пар. Поменял параметры соответствующих ECS в Electrical->Differential Pair. Обновил ошибки. В итоге трассы подсвечиваются на ошибку неправильного зазора. Когда это устраняю - все ошибки уходят. А нужно, чтобы еще и неправильная ширина подсвечивалась. Где и что я сделал не правильно? Что нужно сделать, чтобы при изменении параметров диф. пары показывался не только кривой зазор, но и кривая ширина трасс? Может, поставить параметр Max Uncoupled Length или, скорее, Max Line Width в определении дифф.пары? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
boshko 0 12 сентября, 2014 Опубликовано 12 сентября, 2014 · Жалоба может подскажите как сделать видимым на плате или в редакторе падов сквозные отверстия? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 13 сентября, 2014 Опубликовано 13 сентября, 2014 · Жалоба Меню Setup -> Design Parameters... первая вкладка Display: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
razob 0 21 октября, 2014 Опубликовано 21 октября, 2014 · Жалоба Добрый день, работаю в SiP Layout XL (по сути тот же PCB Designer, только позволяет использовать кристаллы и разрабатывать кристаллы). Как правильно именовать инвертированные (те что с чертой) сигналы, инвертированные названия выводов? пробовал и #, и /, и \, и всё никак. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Карлсон 3 21 октября, 2014 Опубликовано 21 октября, 2014 · Жалоба Добрый день, работаю в SiP Layout XL (по сути тот же PCB Designer, только позволяет использовать кристаллы и разрабатывать кристаллы). Как правильно именовать инвертированные (те что с чертой) сигналы, инвертированные названия выводов? пробовал и #, и /, и \, и всё никак. А что именно-то не так? В отображении имен цепей на трассировке сигналы не показываются с чертами над буквами? Так такого функционала и нет. У меня в УГО инверсные сигналы с чертами над именами. А когда netname присваиваю, ставлю в конце # и на плате они так и видны с шарпом в конце. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
