[jur 0]

Привет!

 

Возник такой вопрос. Если на входе LVDS ничего нет (не подключена плата, нет контакта, оборвалось что-нибудь), то непонятно, какой уровень логического сигнала будет на входе. Речь идет о FPGA, у которой имеются LVDS-входы. Там на входе только один резистор на 100 Ом между входами "+" и "-" и все.

 

Как правильно поступить? Поставить дополнительные резисторы, которые приводили бы LVDS-входы в детерминированное состояние, или наплевать и забыть?

 

В старом добром TTL делалось крайне просто: ставился резистор достаточно большого номинала на питание и все дела (типа, 10 кОм, который никому не мешал, но не давал входу болтаться в воздухе). А как быть в LVDS?

 

Спасибо!

[kiss 0]

В общем случае, если на вход буфера LVDS ничего не подано, то состояние его выхода не определено. На самом деле, там будет детерминированный уровень, полагаться на который, думаю не стоит.

 

Для микросхем Xilinx в данном случае вполне можно использовать встроенные в IOB резисторы pullup и pulldown соответственно для прямого и инверсного выхода. ISE не сильно поругается на этот счет, но воспримет.

 

Если не замахиваться на высокие и предельные скорости обмена по LVDS, и предельно высокую помехоустойчивость, заметного вреда это не принесет.

[jur 0]

В общем случае, если на вход буфера LVDS ничего не подано, то состояние его выхода не определено. На самом деле, там будет детерминированный уровень, полагаться на который, думаю не стоит.

...

Если не замахиваться на высокие и предельные скорости обмена по LVDS, и предельно высокую помехоустойчивость, заметного вреда это не принесет.

Большое спасибо за помощь! Я с этим типом интерфейса пока слабо знаком. Видимо следует разрабатывать схему так, чтобы она учитывала неопределенность на этих "хитрых" входах.

 

Еще раз большое спасибо!