lexus.mephi 0 17 ноября, 2006 Опубликовано 17 ноября, 2006 · Жалоба Мне нужно реализовать видеопамять, которая должна работать на частоте намного меньшей частоты клока. Позволяет ли VHDL уменьшить эту частоту не добавляя никаких там счетчиков и всяких замедляющих устройств? Можно ли просто написать что-то типа clk=clk/120? =) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 197 17 ноября, 2006 Опубликовано 17 ноября, 2006 · Жалоба Мне нужно реализовать видеопамять, которая должна работать на частоте намного меньшей частоты клока. Позволяет ли VHDL уменьшить эту частоту не добавляя никаких там счетчиков и всяких замедляющих устройств? Можно ли просто написать что-то типа clk=clk/120? =) Нет, но можно сделать сигналы разрешения чтения/записи, которые будут появляться раз в 120 тактов частоты синхронизации. Делить и умножать тактовые сигналы без большой на то необходимости бессмысленно - на это уходят ценные блоки DLL/DCM/PLL, которым можно найти применения и получше. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
V_M_Luck 0 17 ноября, 2006 Опубликовано 17 ноября, 2006 · Жалоба Если без ценные блоки DLL/DCM/PLL то уйдут ценные ячейки на всякие там счетчики. Другое дело, что все равно появится какой нибудь автомат, с выходов которого можно брать разрешение работы видеопамяти. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
