[drevesina 0]

Это Вы не подумали :(.

Отчего же. Количество сессий и все такое влияют только на требования к объему памяти буфера, но практически не влияют на ее полосу пропускания. И соответственно на скорость нужного процессорного ядра. Грубо говоря, полоса памяти хоть так, хоть эдак нужна примерно с ушестеренную скорость модема.

[drevesina 0]

[Раздумья об управлении потоком начинают одолевать...

Имхо без управления потоком затевать этого вообще не стоит.

В Hub, прямо в Notebook Вы-же и предлагали....

Это вряд ли. Хабов уж сколько лет в природе не бывает, как и полудуплекса. Ноутбуки на обоих концах... ну, возможно, конечно.

Посему я и счел необходимым высказать замечания по применимости девайсов построенных по такой схеме в реальной жизни.

Дак они массово строятся именно по такой схеме. Весь вопрос в объеме буфера, ширине полосы к нему, скорости ядра процессора. А тут в последние годы выбор есть, в том числе и в категории ~$10 камней.

Но в любом случае для добротного устройства сил придется на разные "мелочи" потратить очень много. На сегодняшний день если речь идет о функционально законченном девайсе использование специализированных чипов, тем более не специалистами, МНОГО предпочтительнее.

С оценкой трудоемкости согласен. Но имхо бОльшая часть сил уйдет на реализацию хотя бы минимального OAM. Расходы времени на собственно L2 протокол имхо примерно того же порядка, что и ждать подписания NDA с доброжелательным вендором и самплов. Плюс потом зависеть от поставок из одной дырки.

В то время как камни общего применения предлагают весьма настойчиво, только что что в ж$%& не засовывают. И по BOM price оно может оказаться лучше.

Нету в этой ветке сообщений в 14:51....

А не могли бы Вы пояснить?

 

1)..3) приносят деньги RADу или Вам, а цель у вопрошающего вроде бы диаметрально противоположная. Принести деньги себе. Насколько, конечно, я его интерпретирую.

 

4) это же какая-то очень старая микросхема, да? Она есть в производстве?

 

5) Да, вроде есть слухи, что один из МАСов этого свича якобы переключается в HDLC моду, и это якобы не описано в даташите, но знают посвященные. И на кой черт закладываться на недокументированную фичу? Я уж не говорю о том, что нет уже никакого ADMtek, а есть Infineon, и емнис даже актуальный даташит на 699х парню, поди, выдадут только под NDA, что есть ненужный геморрой.

 

6) Посмотрел. Ничего не понял. Какая-то неизвестная корейская компания, у которой полтора продукта, на сайте написано "old", последние новости датируются 2003 годом. Ни списка дистрибуторов, ни онлайн магазина. Плохо смотрел? И, это, есть гарантии, что эта компания будет жива через полгода?

 

7) так вообще выглядит несуразно. Зачем там FPGA? Там нужен процессор и память, а не гейты. Гейты там совсем не нужны.

Изменено 13 декабря, 2006 пользователем drevesina

[zltigo 0]

Количество сессий и все такое влияют только на требования к объему памяти буфера, но практически не влияют на ее полосу пропускания. И соответственно на скорость нужного процессорного ядра.

Ага, работаем так себе в установившемся режиме перекладывая 2Mbit в допустим 10Mbit (рассматриваем

Ваш вариант) и тут по 10Mbit прилетают несколько 1500 байтовых фреймов других сессий. Буфер у

используемого Вами NIC даже поменее 16K классического 8390. Для переложить пик 10Mbit потока в промежуточный буфер дополнительные ресурсы процессорного ядра значит не нужны???

В случае одной FTP сесии один фрейм полностью спокойно буферился в NIC и совершенно не ограниченно по времени (FTP/TCP таймауты огромадны) из него перекладывался во "фреймер".

Про "полосу пропускания" имеете ввиду разрядность? буферной памяти я ничего не говорил, говорил только про 32bit-ность используемого уже 1995 году в Cisco 1005 коммуникационного контроллера.

[zltigo 0]

Дак они массово строятся именно по такой схеме. Весь вопрос в объеме буфера, ширине полосы к нему, скорости ядра процессора.

И наличия синхронного порта способного работать на мегабитных скоростях с поддержкой HDLC.

[ТРЕТИЙ РАЗ] говорю и строились и строятся. Только "камни" использовалитсь и используются соответствующие а не предложенный Вами:

что-то вроде Microchip ENC28J60. У него торчит SPI, который надо прикрутить к какому-нибудь быстрому восьмиразрядному процессору с синхронным портом.

 

А не могли бы Вы пояснить?

 

1)..3) приносят деньги RADу или Вам, а цель у вопрошающего вроде бы диаметрально противоположная. Принести деньги себе. Насколько, конечно, я его интерпретирую.

 

4) это же какая-то очень старая микросхема, да? Она есть в производстве?

 

5) Да, вроде есть слухи, что один из МАСов этого свича якобы переключается в HDLC моду, и это якобы не описано в даташите, но знают посвященные. И на кой черт закладываться на недокументированную фичу? Я уж не говорю о том, что нет уже никакого ADMtek, а есть Infineon, и емнис даже актуальный даташит на 699х парню, поди, выдадут только под NDA, что есть ненужный геморрой.

 

6) Посмотрел. Ничего не понял. Какая-то неизвестная корейская компания, у которой полтора продукта, на сайте написано "old", последние новости датируются 2003 годом. Ни списка дистрибуторов, ни онлайн магазина. Плохо смотрел? И, это, есть гарантии, что эта компания будет жива через полгода?

 

7) так вообще выглядит несуразно. Зачем там FPGA? Там нужен процессор и память, а не гейты. Гейты там совсем не нужны.

a}? У меня время совсем другое - Сегодня, 10:51

b}Это были вопросы не ко мне.

c}

На 5) повторенный мне я ответил. На 7) могу походя заметить, что на FPGA это отлично ложится, благо FPGA давно уже из "просто гейтов" выросли :) и блоки памяти там имеют быть в больших количествах. советую поинтересоваться. Можете и поближе на эту тему пообщаться с iosifk, как с одним из специалистов имевших к подобному отношение.

[br2t 0]

И наличия синхронного порта способного работать на мегабитных скоростях с поддержкой HDLC.

[ТРЕТИЙ РАЗ] говорю и строились и строятся. Только "камни" использовалитсь и используются соответствующие а не предложенный Вами:

что-то вроде Microchip ENC28J60. У него торчит SPI, который надо прикрутить к какому-нибудь быстрому восьмиразрядному процессору с синхронным портом.

 

Например какие соответствующие, если можно поподробнее о том как включать?

[zltigo 0]

Например какие соответствующие,

Имеющие на борту синхроный порт с HDLC и Ethernet. Те, которые такое будут иметь уже сразу попадают в категорию пригодных - все остальное почти наверняка будет достаточным.

если можно поподробнее о том как включать?

Типа пришлите схему, разводку и исходники?

Каков вообще Ваш уровень, как разработчика? Что приходилось делать по жизни?

Самый простой вариант сделать подобную вещь называл Dainis и я к нему присоединяюсь - сам использую ADMtec - 4 Etherhet порта и два 2/8Mbit TDM.

[br2t 0]

Например какие соответствующие,

Имеющие на борту синхроный порт с HDLC и Ethernet. Те, которые такое будут иметь уже сразу попадают в категорию пригодных - все остальное почти наверняка будет достаточным.

если можно поподробнее о том как включать?

Типа пришлите схему, разводку и исходники?

Каков вообще Ваш уровень, как разработчика? Что приходилось делать по жизни?

Самый простой вариант сделать подобную вещь называл Dainis и я к нему присоединяюсь - сам использую ADMtec - 4 Etherhet порта и два 2/8Mbit TDM.

Как я уже написал, то я сильно новичек, это первая разработка, конкретных схем мне не надо, мне нужно просто объяснение, как и что состыковать, например, к чему у ADM6996f прикрутить sipex sp320 (как я понял это V.35 interface chip)

[Dainis 0]

Смотрым станици 8 или 9 http://www.sipex.com/Files/DataSheets/sp320.pdf

 

 

ADM6996F

 

HDLC

P4TXCLK pin 115 (input)

P4TXD0 pin 106 (output)

 

P4RXCLK pin 117 (input)

P4RXD0 pin 74 (input)

 

Config P4 to HDLC CFG = 0 (pin 86)

P4TYPE1 = 1 (pin 105)

 

p.s.

8) появился ещо новый чип от Dallas:

Ethernet mapper DS33Z11