[щещ 0]

Добрый день, как можно из отладочного комплекта, в котором находится ПЛИС можно вытянуть (изъять) информацию на компьютер? Что следить за работой ПЛИС

[attaboy 0]

Ila/signal_tap?

[RobFPGA 27]

Приветствую!

5 minutes ago, щещ said:

Добрый день, как можно из отладочного комплекта, в котором находится ПЛИС можно вытянуть (изъять) информацию на компьютер? Что следить за работой ПЛИС

Попробуйте сильно потянуть, с рывком 

А для того чтобы понять как удобнее уцепится не мешало бы для начала знать что за отладочный комплект у вас в наличии  

Удачи! Rob.

[щещ 0]

57 минут назад, RobFPGA сказал:

Приветствую!

Попробуйте сильно потянуть, с рывком 

А для того чтобы понять как удобнее уцепится не мешало бы для начала знать что за отладочный комплект у вас в наличии  

Удачи! Rob.

Ну написано что это Altera stratix III development board

И в мануале тоже самое написано

[RobFPGA 27]

1 minute ago, щещ said:

Ну написано что это Altera stratix III development board

И в мануале тоже самое написано

Но нам то отсюда не видно что у вас там в мануале написано.     Вы ба хотя бы намекнули чье производство этой board.  Не говоря  уже о труде скопировать пару строк названия из мануала. 

[щещ 0]

1 минуту назад, RobFPGA сказал:

Но нам то отсюда не видно что у вас там в мануале написано.     Вы ба хотя бы намекнули чье производство этой board.  Не говоря  уже о труде скопировать пару строк названия из мануала. 

 

rm_stratixiii_dev_kit_host_board.pdf

[RobFPGA 27]

Ну вот, теперь понятнее что это Stratix III 3SL150 Development Board

Быстрый взгляд  говорит что вам доступны либо использование USB  и соответсвенно медленный вариант USB - JTAG  или может более быстрый USB Сypress вывод данных.

Либо  поднимать внутри FPGA 10M/100M/1G Ethernet  и выводить данные через него.    Ищите  какие либо reference design для этой платы, может будет что готовое/похожее уже.   

[щещ 0]

14 минут назад, RobFPGA сказал:

Ну вот, теперь понятнее что это Stratix III 3SL150 Development Board

Быстрый взгляд  говорит что вам доступны либо использование USB  и соответсвенно медленный вариант USB - JTAG  или может более быстрый USB Сypress вывод данных.

Либо  поднимать внутри FPGA 10M/100M/1G Ethernet  и выводить данные через него.    Ищите  какие либо reference design для этой платы, может будет что готовое/похожее уже.   

Ethernet я не думаю что настрою

А вот USB, который не JTAG попробую

[щещ 0]

А где хотя бы почитать про настройку порта? 

[Мур 1]

On 12/7/2021 at 10:23 AM, щещ said:

 ...следить за работой ПЛИС

В Ква для наблюдений есть несколько штатных инструментов.  Cамый ходовой SignalTab. Позволяет контролировать поведение своего дизайна во времени.

Штука удобная, но имеет особенность при большом списке хотелок нарушать работу самого дизайна.