backa 1 5 декабря, 2021 Опубликовано 5 декабря, 2021 · Жалоба В начале своего проекта ( проект - чистое хобби - 8-мибитник ZX ) хотел бы "на берегу" спросить: имеет ли смысл заморачиваться при назначении выводов корпуса CPLD по функциям схемы (будет несколько широких параллельных шин будут заводиться в CPLD от процессора: 8-мибитные шины данных и до 20-ти разрядов адрессная, остальное по-мелочи) учитывать группировку параллельных шин на функциональные блоки - пиным внутри Function Block идут друг за другом по нумерации корпуса и при разводке платы получится параллельная шина без переходок. Вопрос в том, что оригинальный проект сделан на ALTERA EPM3256 а я хочу переделать (перекомпилировать VHDL исходники ) под имеющиеся в наличии XC95288XL ( времена сейчас тяжелые по доставаемости чипов - ALTERA есть только в BGA на digikey ). И вот я в силу того, что я - начинающий в этой сфере "плисоводства", переживаю чтобы скомпилированный код влез по объему в XC95288XL. Вот и хочу максимально облегчить компилятору ISE XILINX "жизнь", чтобы максимально доступное количество Macrocells были доступны для проекта при компиляции. Или это все не имеет никакого значения и можно смело назначать пины на корпусе по удобству трассировки печатной платы ( внешняя "обвязка" простая, но c "широкими" низкоскоростными параллельными шинами: CPU, SRAM и EPROM ) - мне этот вариант предпочтителен, потому, что плата имеет лимитированный размер и плотность разводки будет достаточно высокой. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yuri124 1 6 декабря, 2021 Опубликовано 6 декабря, 2021 · Жалоба 15 hours ago, backa said: имеющиеся в наличии XC95288XL Не правильнее ли - сначала скомпилировать проект под уже имеющуюся микросхему, а лишь затем, убедившись, что всё "влезло" (поскольку, как понимаю - есть сомнения) подгонять его под удобство трассировки платы... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 6 декабря, 2021 Опубликовано 6 декабря, 2021 · Жалоба Если дизайн плотный по ресурсу, то я сначала пустил на вольную разводку и посмотрел бы, что машина предпочла сама, а потом уже пробовал поэтапно модифицировать отдельные выводы под хотелки... Не всякое расположение ног в CPLD можно задавать. Будьте готовы к тому, что кое-какие комбинации она не сможет создать... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
backa 1 6 декабря, 2021 Опубликовано 6 декабря, 2021 · Жалоба 11 hours ago, Мур said: Если дизайн плотный по ресурсу, то я сначала пустил на вольную разводку и посмотрел бы, что машина предпочла сама, а потом уже пробовал поэтапно модифицировать отдельные выводы под хотелки... Не всякое расположение ног в CPLD можно задавать. Будьте готовы к тому, что кое-какие комбинации она не сможет создать... вот такие рекомендации и спрашивал: основанные на реальном опыте!!! Спасибо. В под альеру Quartus II 13 проект компилируется и задействует 218 Macrocells из 256. В XC95288XL имеем запас в плюс ~30 Macrocells. Не знаю как у этих 2-х контор различие при компиляции с плотностью кода в кристалле. Но компилировать сразу не получится потому, что под ALTERA были задействована проприетарная библиотека "LPM" и , скорее всего, придется их заменять "самописанными" (одно радует , что они простые и их там всего 2 : 2 сдвиговый регистра в обе стороны). Я бы уже давно пытался скомпилировать проект но все уперлось в эти либы... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться